| 主权项 |
1.一种应用于维特比检测器(Viterbi detector)之路径 衡量运算单元,用来依据复数个先前路径衡量値与 一第一分支成本(branch cost)以产生一第一路径衡量 値,其中该维特比检测器系接收一输入讯号时,依 据该输入讯号产生一检测结果,并且依据至少两个 输入时序所对应之输入讯号来计算该第一分支成 本,该路径衡量运算单元系包含有: 一比较器,用以依据复数个先前路径衡量値产生一 控制讯号,其中该控制讯号系对应于该复数个先前 路径衡量値之最佳者; 一第一组合电路,用于分别依据该复数个先前路径 衡量値与该第一分支成本来产生复数个第一待选 路径衡量値;以及 一第一多工器,电连接至该比较器与该组合电路, 用来依据该控制讯号与该复数个第一待选路径衡 量値来设定该第一路径衡量値。 2.如申请专利范围第1项所述之路径衡量运算单元, 其中该第一组合电路包含有: 复数个加法器,分别用来加总该复数个先前路径衡 量値与该第一分支成本。 3.如申请专利范围第1项所述之路径衡量运算单元, 其中该第一多工器系依据该控制讯号自该复数个 第一待选路径衡量値中选取出最佳之一者,来作为 该第一路径衡量値。 4.如申请专利范围第1项所述之路径衡量运算单元, 其另对应一第二分支成本,且该路径衡量运算单元 另包含有: 一第二组合电路,用于分别依据该复数个先前路径 衡量値与该第二分支成本来产生复数个第二待选 路径衡量値;以及 一第二多工器,电连接至该比较器与该第二组合电 路,用来依据该控制讯号与该复数个第二待选路径 衡量値来设定一第二路径衡量値。 5.如申请专利范围第4项所述之路径衡量运算单元, 其另包含有一第一暂存器与一第二暂存器,分别电 连接至该第一、第二多工器,用来暂存该第一路径 衡量値以及该第二路径衡量値,并且分别作为下一 运算时序之一先前路径衡量値。 6.如申请专利范围第4项所述之路径衡量运算单元, 其另包含有一残存路径记忆单元(Survivor Path Memory Unit),电连接至该第一多工器,用来储存该第一路径 衡量値所对应之残存路径,其中该第一路径衡量値 之残存路径与该第二路径衡量値之残存路径系共 用一个残存路径。 7.如申请专利范围第1项所述之路径衡量运算单元, 其中该比较器包含有复数个双输入比较器以及一 对照表;以及每个该双输入比较器系依据两输入信 号之大小关系产生一输出讯号,并且依据该复数个 双输入比较器之输出讯号查询该对照表以产生该 控制讯号。 8.一种维特比检测器(Viterbi detector),其中该维特比 检测器系于一运算时序下处理m个输入位元,且m>=1, 该维特比检测器包含有: 一路径衡量运算单元,用来运算出一目前状态之路 径衡量値,并产生一控制信号;以及 一残存路径记忆单元(survival path memory unit),用来储 存该目前状态之残存路径。 其中,该目前状态之残存路径之最新m个位元与该 控制信号有关。 9.如申请专利范围第8项所述之维特比检测器,其中 该残存路径记忆单元包含有: 一多工器,用来依据该控制讯号选择该目前状态之 复数个待选残存路径中之一者,视为该目前状态之 残存路径; 一记忆单元,电连接至该多工器,用来储存该目前 状态之残存路径;以及, 一组合电路,电连接至该记忆单元,用来串接该目 前状态之残存路径与该目前状态所对应之输入位 元组以构成一待选残存路径供对应之状态所使用 。 10.如申请专利范围第8项所述之维特比检测器,其 中该残存路径记忆单元包含有: 一第一多工器,用来依据该控制讯号选择该目前状 态对应之复数个待选残存路径中之一待选残存路 径; 一第二多工器,用来依据该控制讯号选择该目前状 态对应之复数个输入位元组中之一输入位元组; 一组合电路,电连接至该第一及第二多工器,用来 串接该该第一多工器选定之该代选残存路径与该 第二多工器选定之该输入位元组,以构成该目前状 态之残存路径;以及, 一记忆单元,电连接至该组合电路,用来储存该目 前状态之残存路径。 11.一种维特比检测器,其中该维特比检测器系于一 运算时序下处理m个输入位元,且m>=1,该维特比检测 器包含有: 一第一分支成本运算单元(branch metric computing unit, BMU),用来运算出一目前状态之第一分支成本; 一第二分支成本运算单元,用来运算出该目前状态 之第二分支成本; 复数个对应该目前状态之先前路径衡量値; 一第一路径衡量运算单元,电连接至该第一分支成 本运算单元,用来依据该复数个对应该目前状态之 先前路径衡量値以及该第一分支成本,运算出该目 前状态之第一路径衡量値; 一第二路径衡量运算单元,电连接至该第二分支成 本运算单元,用来依据该复数个对应该目前状态之 先前路径衡量値以及该第二分支成本,分别运算出 该目前状态之第二路径衡量値;以及 一残存路径记忆单元(survival path memory unit),用来储 存该目前状态之残存路径; 其中,所有分支成本在计算时,其相关连之输入信 号的总长度为q个输入时序,并且q>m。 12.如申请专利范围第11项所述之维特比检测器,其 中该第一分支成本运算单元以及该第二分支成本 运算单元系分别依据一接收讯号与该目前状态对 应之预期讯号来产生该第一分支成本与该第二分 支成本,其中,预期讯号的总长度为q个输入时序,并 且q>m。 13.如申请专利范围第11项所述之维特比检测器,其 中该第一路径衡量运算单元包含有: 一第一比较器,用于比较该复数个先前路径衡量値 以产生一控制讯号,其中该控制讯号系对应该复数 个先前状态之复数个路径衡量値之最佳値; 一第一组合电路,用于分别依据该复数个先前状态 之路径衡量値与该第一分支成本(branch cost)来产生 复数个第一输出値;以及, 一第一多工器,电连接至该第一比较器与该第一组 合电路,用来依据该控制讯号与该复数个第一输出 値来设定该第一路径衡量値。 14.如申请专利范围第13项所述之维特比检测器,其 中该第二路径衡量运算单元包含有: 一第二组合电路,用于分别加总该复数个先前状态 之复数个路径衡量値与该第二分支成本来产生复 数个第二输出値; 一第二多工器,电连接至该第一比较器与该第二组 合电路,用来依据该控制讯号与该复数个第二输出 値来设定该第二路径衡量値。 15.如申请专利范围第13项所述之维特比检测器,其 中该控制讯号系用来控制该第一多工器自该复数 个第一输出値中选取一最佳输出値,以作为该第一 路径衡量値。 16.如申请专利范围第14项所述之维特比检测器,其 中该控制讯号系用来控制该第二多工器自该复数 个第二输出値中选取一最佳输出値,以作为该第二 路径衡量値。 17.如申请专利范围第11项所述之维特比检测器,其 中该残存路径记忆单元包含有: 一多工器,用来依据该控制讯号选择该复数个先前 状态之复数个残存路径中之一者,并且将所选择之 残存路径与该先前状态所对应之输入位元组视为 该目前状态之残存路径; 一记忆单元,电连接至该多工器,用来储存该目前 状态之残存路径;以及, 一组合电路,电连接至该记忆单元,用来计算该目 前状态之残存路径串接该目前状态所对应之输入 位元组。 18.一种应用于维特比检测器(Viterbi detector)之路径 衡量运算方法,用来依据复数个先前路径衡量値与 一第一分支成本以产生一第一路径衡量値,其中该 维特比检测器系接收一输入讯号时,依据该输入讯 号产生一检测结果,并且依据至少两个输入时序所 对应之输入讯号来计算该第一分支成本,该路径衡 量运算方法包含有: 比较该复数个先前状态之路径衡量値来产生一比 较讯号,其中该控制讯号系对应该复数个先前状态 之路径衡量値之最佳値; 依据该复数个先前状态之路径衡量値与该第一分 支成本(branch cost)来产生复数个第一待选路径衡量 値;以及 依据该控制讯号与该复数个第一待选路径衡量値 来设定该第一目前状态之所对应之第一路径衡量 値。 19.如申请专利范围第18项所述之路径衡量运算方 法,其中产生该复数个第一待选路径衡量値之步骤 另包含有: 分别加总每该复数个先前状态之路径衡量値与该 第一分支成本来产生复数个第一待选路径衡量値 。 20.如申请专利范围第18项所述之路径衡量运算方 法,其中设定第一目前状态之路径衡量値之步骤另 包含有: 依据该控制讯号自该复数个第一待选路径衡量値 中选取出最佳之一者来作为该第一路径衡量値。 21.如申请专利范围第18项所述之路径衡量运算方 法,其中一第二目前状态与该第一目前状态皆对应 该复数个先前状态,且该路径衡量运算方法另包含 有: 依据该复数个先前状态之路径衡量値与该第二目 前状态所对应之第二分支成本来产生复数个第二 待选路径衡量値;以及 依据该控制讯号与该复数个第二待选路径衡量値 来设定该第二目前状态所对应之第二路径衡量値 。 22.如申请专利范围第18项所述之路径衡量运算方 法,其另包含有: 暂存该第一路径衡量値与该第二路径衡量値,以分 别作为下一运算时序之一先前路径衡量値。 23.如申请专利范围第21项所述之路径衡量运算方 法,其另包含有: 利用一残存路径记忆单元储存该第一目前状态之 残存路径,其中该第一目前状态之残存路径系相同 于该第二目前状态之残存路径。 24.如申请专利范围第18项所述之路径衡量运算方 法,其中比较该复数个先前路径衡量値之步骤包含 有: 两两比较该先前路径衡量値;以及 比较之大小关系查询一对照表以产生该控制讯号 。 25.一种维特比检测(Viterbi detecting)方法,用来于一 运算时序下处理m个输入位元,且m>=1,该维特比检测 方法之步骤包含有: 运算出一目前状态之路径衡量値,并产生一控制信 号;以及 依据该控制讯号更新该目前状态之残存路径; 其中,该目前状态之残存路径之新产生之m个位元 与该控制信号有关。 26.如申请专利范围第25项所述之维特比检测方法, 其中更新该残存路径之步骤包含有: 依据该控制讯号选择该目前状态之复数个待选残 存路径中之一者,视为该目前状态之残存路径; 储存该目前状态之残存路径;以及, 串接该目前状态之残存路径与该目前状态所对应 之输入位元组以构成一待选残存路径供对应之状 态所使用。 27.如申请专利范围第25项所述之维特比检测方法, 其中更新该残存路径之步骤包含有: 依据该控制讯号选择该目前状态对应之复数个待 选残存路径中之一待选残存路径; 依据该控制讯号选择该目前状态对应之复数个输 入位元组中之一输入位元组; 串接该选定之代选残存路径与该选定之输入位元 组,以构成该目前状态之残存路径;以及, 储存该目前状态之残存路径。 28.一种维特比检测(Viterbi detect)方法,用来于一运 算时序下处理m个输入位元,且m>=1,该维特比检测方 法之步骤包含有: 运算出一目前状态之第一分支成本; 运算出该目前状态之第二分支成本; 依据该目前状态之复数个先前状态之路径衡量値 以及该第一分支成本,运算出该目前状态之第一路 径衡量値; 依据该复数个先前状态之路径衡量値以及该第二 分支成本,分别运算出该目前状态之第二路径衡量 値;以及 产生该目前状态之残存路径并且储存该残存路径; 其中,所有分支成本在计算时,其相关连之输入信 号的总长度为q个输入时序,q>m。 29.如申请专利范围第28项所述之维特比检测方法, 其中运算该第一分支成本以及该第二分支成本之 步骤系分别依据一接收讯号与该目前状态对应之 预期讯号之误差値来产生该第一分支成本与该第 二分支成本,其中,预期讯号的总长度为q个输入时 序,q>m。 30.如申请专利范围第28项所述之维特比检测方法, 其中运算该第一路径衡量値之步骤包含有: 比较该复数个先前状态之复数个路径衡量値以产 生一控制讯号,其中该控制讯号系对应该复数个先 前状态之复数个路径衡量値之最小値; 分别使用该复数个先前状态之路径衡量値与该第 一分支成本(branch cost)来产生复数个第一输出値; 以及, 依据该控制讯号与该复数个第一输出値来设定该 第一路径衡量値。 31.如申请专利范围第28项所述之维特比检测方法, 其中产生该第二路径衡量値之步骤包含有: 分别使用该复数个先前状态之复数个路径衡量値 与该第二分支成本来产生复数个第二输出値; 依据该控制讯号与该复数个第二输出値来设定该 第二路径衡量値。 32.如申请专利范围第30项所述之维特比检测方法, 其中设定该第一路径衡量値之步骤系依据该控制 讯号自该复数个第一输出値中选取最佳之一者,以 作为该第一路径衡量値。 33.如申请专利范围第31项所述之维特比检测方法, 其中设定该第二路径衡量値之步骤系依据该控制 讯号自该复数个第二待选路径衡量値中选取最佳 之一者,以作为该第二路径衡量値。 34.如申请专利范围第28项所述之维特比检测方法, 其中产生该残存路径之步骤包含有: 依据该控制讯号选择该复数个先前状态所分别对 应之复数个待选残存路径中之一者,并且将所选择 之待选残存路径与该先前状态所对应之输入位元 组视为该目前状态之残存路径; 储存该目前状态之残存路径;以及, 串接该目前状态之残存路径及该目前状态所对应 之输入位元组,并且储存串接后之目前状态之残存 路径及该目前状态所对应之输入位元组。 图式简单说明: 第1图为习知具有六种状态之维特比演算法的状态 图。 第2图为习知单一运算时序的Trellis树状图。 第3图为用来计算路径衡量値之习知路径衡量运算 单元的示意图。 第4图为本发明路径衡量运算单元的示意图。 第5图为第4图所示之路径衡量运算单元所应用之 莫尔状态机的Trellis树状图。 第6图为本发明另一路径衡量运算单元的示意图。 第7图为第6图所示之路径衡量运算单元所应用之 米利状态机的Trellis树状图。 第8图为应用时序调整技术之路径衡量运算单元的 示意图。 第9图为应用时序调整技术之另一路径衡量运算单 元的示意图。 第10图本发明快速维特比检测器的示意图。 第11图系为第10图所示之快速维特比检测器所应用 之米利状态机的Trellis树状图。 第12图为本发明之残存路径记忆单元250的另一较 佳实施例的示意图。 第13图为一高速比较器310之示意图。 第14图系为本发明中各残存路径的连线关系示意 图。 |
