| 摘要 |
<p>Bei Prozessoren, insbesondere digitalen Signalprozessoren, kommt es häufig vor, daß die Summe von Produkten einer Kette von Datenwortpaaren gebildet werden muß, beispielsweise für Korrelations- oder Faltungsoperationen, wobei das eine Datenwort jedes Paares nur einen der beiden Werte +1 oder -1 annehmen kann. Erfindungsgemäß wird anstelle einer Produktbildung in einem Multiplizierer in diesem Falle das eine Datenwort jedes Paares einer Addier/Substrahieranordnung zugeführt, um deren Funktion bezüglich Addition oder Subtraktion zu steuern, während der eine Eingang der Addier/Substrahiereinheit die anderen Datenwörter der Datenwortpaare empfängt und der andere Eingang mit dem Ausgang des Akkumulatorregisters verbunden ist. Damit wird eine aufwendige Multiplizieranordnung eingespart oder, wenn eine solche ohnehin vorhanden ist, diese nicht benutzt, so daß der Prozessor weniger Verlustleistung erzeugt.</p> |
