CIRCUIT FOR SIMULTANEOUS RECOVERY OF BIT CLOCK AND FRAME SYNCHRONIZATION.

摘要

La détection simultanée de la synchronisation des deux blocs (52, 54) d'un flux binaire sériel limite le temps nécessaire pour qu'un récepteur se verrouille sur un signal de données série qui est émis (100). On recourt à un circuit de corrélation à double phase pour détecter la synchronisation de blocs tandis qu'un circuit de commutation à phases multiples (200) détecte la synchronisation du signal binaire d'horloge.