发明名称 LOGIC CIRCUIT OPTIMIZATION PROCESSING METHOD
摘要
申请公布号 JPH05151310(A) 申请公布日期 1993.06.18
申请号 JP19910317220 申请日期 1991.12.02
申请人 FUJITSU LTD 发明人 KANEMOCHI TOMOKI
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人
主权项
地址