首页
产品
黄页
商标
征信
会员服务
注册
登录
全部
|
企业名
|
法人/股东/高管
|
品牌/产品
|
地址
|
经营范围
发明名称
LOGIC CIRCUIT OPTIMIZING DEVICE
摘要
申请公布号
JPH05143675(A)
申请公布日期
1993.06.11
申请号
JP19910300708
申请日期
1991.11.15
申请人
NIPPON TELEGR & TELEPH CORP <NTT>
发明人
NAGOYA AKIRA;NOMURA AKIRA
分类号
G06F17/50
主分类号
G06F17/50
代理机构
代理人
主权项
地址
您可能感兴趣的专利
织物颗粒去除器
助便器
网架节点构件
5-SUBSTITUTED URIDINE DERIVATIVES AND INTERMEDIATES FOR THEIR PREPARATION.
涂料槽的节电装置
隧道窑法制磷酸
具有底图案的防水记录材料及其制造方法
饱和氟代烃的异构化
香烟烟雾中的乙醛和尼古丁副产品的保留和选择的传递
改进的液体导管接头装置
具有脉管平滑肌松弛活性的化合物
一种阻燃橡胶油墨组合物及其应用
大环双官能螯合剂、其配合物和它们的抗体共轭物
再生熔铸耐火砖及其制造方法
Process and apparatus for the separation of air and the production of highly pure oxygen.
Expanded fiber composite structure and process for making said structure.
Backward tie beam in a mould for die pressure casting of metallic plate products or slabs.
2-氯对苯二酰氯的制备
Computer system user interface.
Doped titanate glass-ceramic for grain boundary barrier layer capacitors.