发明名称 | 使用跳跃阵列和变形华莱士树的并行乘法器 | ||
摘要 | 使用跳跃阵列和变形华莱士树的并行乘法器包含:用于按变形布斯算法编码乘数的变形布斯编码器,用于部分积的跳跃阵列,用于将二进制位相加的变形华莱士树以及将最终两行相加的混合前缀加法器,其中连续执行0(logn)的快速乘法而没有进行输出的等待状态,并改进了该并行乘法器布局规则性从而降低了其芯片面积及制造成本。 | ||
申请公布号 | CN1020806C | 申请公布日期 | 1993.05.19 |
申请号 | CN91100375.4 | 申请日期 | 1991.01.15 |
申请人 | 三星电子株式会社 | 发明人 | 韩铎敦;牟相晚 |
分类号 | G06F7/52 | 主分类号 | G06F7/52 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 叶凯东;吴秉芬 |
主权项 | 1、一种使用跳跃陈列和变形华莱士树的并行乘法器,其特征在于包含有:变形布斯编码器,用以按变形布斯算法从外部电路中计算一乘数(Y)的位值,从而将一编码输出值(3*(n/2))从而加于跳跃阵列的每一单元的输入行;跳跃阵列,用来通过计算在所说变形布斯编码器被编码的输出值(3*(n/2))和通过跳跃阵列的每一单元的来自外部电路的被乘数(X)的一位值以产生部分乘积,并在把它们移动了跳跃间距之后在n/log(n/2)行输出所说部分乘积;变形华莱士树(MWT),用以将所提供的二进制位通过所说n/log(n/2)行输入于跳跃阵列中,并加于全加器,以产生一进位输出及一和输出,以便将二进制位高速相加,并产生一个两行输出值;以及混合前缀加法器(HPA),用以将所说相加并输出后的两行输出值高速地相加于所说变形华莱士树中。 | ||
地址 | 韩国京畿道水原市 |