| 主权项 |
1.一种备用装置其供含有多数个具感测放大器之正常记忆元阵列之半导体记忆装置使用,该备用装置包含:一隔离间其响应一隔离信号以隔离或连接相邻正常记忆元阵列间之位元线;一备用记忆元阵列其至少仅与该相邻备用记忆元阵列之一相连;一控制信号产生装置其产生该隔离信号及一感测信号以便控制感测放大器其分别相关于一与备用记忆元阵列相连之正常记忆元阵列及另一未与备用记忆元阵列相连之正常记忆元阵列;以及一装置其适应一不良之外界输入位址信号而产生一备用控制信号以及一信号以选取该备用记忆元阵列之一字线。2.如申请专利范围第1项之备用装置,其中该备用记忆元阵列系配置成靠近一输入及输出线路者。3.一种半导体记忆装置之备用装置其杰应一不良之外界输入位址信号而以一内部备用记忆元取代一不良之正常记忆元,该备用装置包含一备用记忆元阵列其仅与任一相邻之正常记忆元阵列相连而每一阵列均具一感应放大器,该备用记忆元阵列在备用操作模式下经由该正常记忆元阵列之一之感测放大器而产生储存资料。4.如申请专利范围第3项之备用装置,另包含:一隔离闸其响应该隔离信号以隔离或连接一与该备用记忆元阵列相连之正常记忆元阵列及另一未与该备用记忆元阵列相连之正常记忆元阵列;一控制信号产生装置其产生该隔离信号及一感测信号以便控制感测放大器其分别相关于一与该备用记忆元阵列相连之正常记忆元阵列及另一未与该备用记忆元阵列相连之正常记忆元阵列;以及一装置其虽应不良之外界输入位址信号以产生一备用控制信号以及一信号以选取该备用记忆元阵列之一字线。5.如申请专利范围第3项之备用装置,其中该备用记忆元阵列系配置成至少邻接输入及输出线路者。6.一半导体记忆装置含有多数个正常记忆元阵列而每一阵列具一感测放大器,一备用方法其适应一不良之外界输入位址信号而以一内部备用记忆元阵列取代一不良之正常记忆元阵列,该方法包含:仅将该备用记忆元阵列与任一相邻正常记忆元阵列中所采用之感测放大器相连接;于一与该备用记忆元阵列相连之正常记忆元阵列与另一未与该备用记忆元阵列相连之正常记忆元阵列之间配置一隔离间,该隔离闸群应一隔离信号以隔离或连接该位元线:以及虽应不良之外界输入位址信号及该隔离信号而分别施加一相关于一第一或第二状态之备用控制信号之感测控制信号至该感测放大器及隔离间处,藉此储存于该备用记忆元阵列中之资料即于该备用控制号处于第二状态期间经由与该备用记忆元阵列相速之态测放大器而称出。7.如申请专利范围第6项之备用方法,其中该正常记忆元阵列之字线靛抑制而该等字线仅于该备用控制信号处于第二状态期间始被致能。8.如申请专利范围第6项之备用方法,其中与该备用记忆元阵列相连之感测放大器系于该备用控制信号处于第一及第二状态期间时被操作,而该隔离间于该备用控制信号处于第二状态期间时不被操作。 |
