Process for manufacturing a device having MIS transistors with a gate overlapping the lightly-doped source and drain regions.

摘要

Procédé utilisant le dépôt d'une première et d'une deuxième couche polycristalline conductrice, lesquelles sont séparées par une couche isolante. Selon l'invention, des îlots de grille (20) sont formés dans la deuxième couche polycristalline (14) et l'implantation ionique des portions faiblement dopées (21, 22) des régions de source et de drain est réalisée à travers l'ensemble de la couche isolante (13) et de la première couche polycristalline (12). Une troisième couche polycristalline (23) est ensuite déposée, qui réalise un contact à la fois avec l'îlot de deuxième couche polycristalline (14) et avec la première couche polycristalline (12). Des îlots de grille élargis (26) sont enfin délimités au moyen de la technique des espaceurs isolants (25), îlots dans lesquels il ne subsiste que des portions (23') de la troisième couche polycristalline (23), en forme de "L". Les portions fortement dopées (28, 29) des régions de source et de drain sont alors implantées. Application à la fabrication de dispositif MIS submicroniques à haute densité d'intégration.