发明名称 Digital phase detector.
摘要 Zum Ausgleich von Signallaufzeiten innerhalb eines digitalen Phasendetektors mit zwei in Kette geschalteten Kippgliedern (FF1, FF2), aus deren Ausgangssignalen über ein EXCLUSIV-ODER-Glied ein erstes Phasenregelausgangssignal "down" abgeleitet wird, ist eine Signalverzögerungseinrichtung (V) vorgesehen, die aus zwei dem ersten Kippglied entsprechenden, an ihren Takteingängen (C) gegensinnig mit der Digitalsignalfolge beaufschlagten bistabilen Kippgliedern (FF3, FF4) gebildet ist. Die Kippglieder der Signalverzögerungseinrichtung (V) erzeugen jeweils beim Auftreten eines bestimmten Pegelüberganges in einer Digitalsignalfolge einen Impuls festgelegter Dauer. Die daraus resultierenden Impulsfolgen werden den UND-Gliedern (UG3, UG4) einer Verknüpfungsschaltung (G) zugeführt, wobei dann ein zusammenfassendes ODER-Glied (OG2) ein zweites Phasenregelausgangssignal "up" bildet. Rücksetzsignale für die bistabilen Kippglieder (FF3, FF4) der Signalverzögerungseinrichtung (V) werden von dem EXOR-Glied abgeleitet.
申请公布号 EP0408780(A1) 申请公布日期 1991.01.23
申请号 EP19890113162 申请日期 1989.07.18
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 MUEHLBAUER, KLAUS-DIETER, DIPL.-ING.
分类号 H03D13/00;H03L7/089 主分类号 H03D13/00
代理机构 代理人
主权项
地址