| 主权项 |
1.一种DRAM晶胞配置,其特征为: -具有多个记忆胞,这些记忆胞分别具有一个垂直 式电晶体及一个电容器, -基板(1)具有互相平行而延伸之沟渠(G),沟渠(G)中 配置着位元线(B), -位元线(B)配置在所属沟渠(G)之下部中, -沟渠(G)之下部直至一种平行于沟渠(G)而延伸之配 置于沟渠(G)之第一侧面上之条形凹口处都设有一 种配置在位元线(B)和基板(I)之间的隔离区(I3), -沟渠(G)之侧面之配置于沟渠(G)下部上方之此部份 以及位元线(B)之上部平面都设有另一隔离区(I4), -字元线(W)垂直于位元线(B)而延伸, -字元线(W)直至往下对准之外翻区(其到达沟渠(G) 中且配置于位元线(B)上方)为止都是在基板(I)上方 延伸且藉由隔离层(I1)而与基板(1)相隔离, -沟渠(G)中于位元线(B)上方交替地配置字元线(W)之 外翻区及隔离结构(I5), -电晶体之上部源极/汲极区(S/Do)和下部源极/汲极 区(S/Du)是配置在沟渠(G)之间和字元线(W)下方, -在基板(1)中配置其它隔离结构(16),上部源极/汲极 区(S/Do)是由沿着沟渠(G)而相邻之电晶体所隔开, -电晶体之上部源极/汲极区(S/Do)是与记忆胞之电 容器相连接。2.如申请专利范围第1项之DRAM晶胞配 置,其中 -电晶体之下部源极/汲极区(S/Du)配置在沟渠(G)和 一个相邻之沟渠(G)之间且是由相邻之沟渠(G)所隔 开。3.如申请专利范围第1或第2项之DRAM晶胞配置, 其中 -记忆胞之一之电晶体之上部源极/汲极区(S/Du)是 以隔离层(I1)覆盖, -字元线(W)在隔离层(I1)上方延伸, -上部源极/汲极区(S/Do)在隔离层(I1)上之投影须与 字元线(W)隔离层(I1)上之投影相重叠,使其远离字 元线(W)之投影之二侧而延伸,使上部源极/汲极区(S /Do)之二个部分之投影邻接于字元线(W)之投影且不 与字元线(W)之投影相重叠, -字元线(W)之侧面设有隔离用之间隔层(Sp), -字元线(w)之与上部源极/汲极区(S/Do)相远离之上 部表面设有隔离用之保护层(S), -导电性结构(L)覆盖该保护(S)及间隔层(Sp)且重叠 于上部源极/汲极区(S/Do)之上述二个部份, -记忆胞之电容器配置在导电性结构上。4.如申请 专利范围第1或第2项之DRAM晶胞配置,其中 -其它隔离结构(I1)使这些沿着沟渠(G)而相邻之电 晶体之下部源极/汲极区(S/Do)互相隔离, -这些沿着沟渠(G)而相邻之电晶体之下部源极/汲 极区及其它隔离结构(I6)交替地在凹口之区域中邻 接于位元线(B)。5.如申请专利范围第1或第2项之 DRAM晶胞配置,其中 -其它隔离区(I4)中由字元线(W)所覆之部份在字元 线(W)之边缘处变厚。6.一种DRAM晶胞配置之制造方 法,其特征为: -在基板(1)上产生一种隔离层(I1), -在基板(1)中产生一些互相平行而延伸之沟渠(G), -在沟渠(G)之下部直至平行于沟渠(G)而延伸之配置 于沟渠(G)之第一侧面上之条形之凹口为止都设有 一种隔离区(I3), -在沟渠(G)之下部中产生位元线(B), -沟渠(G)之侧面之配置于沟渠(G)之下部上方之此部 份以及位元线(B)都设有另一隔离区(I4), -施加一种导电性材料以便填入沟渠(G)中, -产生一种保护层(S),其覆盖该导电性材料, -须对此导电性材料及该保护层(S)进行结构化,以 便产生由保护层(S)所覆盖之字元线(W),这些字元线 垂直于位元线(B)而延伸且具有向下之外翻区,这些 外翻区到达沟渠(G)中, -沈积一种绝缘材料且与该隔离层(S)一起选择性地 对该保持层(S)和基板(1)而被回(back)蚀刻直至基板( 1)裸露为止,以便在沟渠(G)中产生各隔离结构(I5), 这些隔离结构配置在字元线(W)之外翻区之间及位 元线(B)之上方, -选择性地对各隔离结构(I5)来对基板(1)进行蚀刻, 以便在字元线(W)之间和沟渠(G)之间产生凹入区(V), -在各沟渠(G)之间和各凹入区(V)之间在基板(1)中产 生各记忆胞之电晶体之上部源极/汲极区(S/Do), -在基板(1)中在上部源极/汲极区(S/Do)下方产生电 晶体之下部源极/汲极区(S/Du),这些下部源极/汲极 区(S/Du)分别邻接于各凹口中之一, -在凹入区(V)中产生其它之隔离结构(I6), -产生各记忆胞之电容器,这些电容器分别与上部 源极/汲极区(S/Do)中之一相连接。7.如申请专利范 围第6项之方法,其中 -位元线(B)之至少一部份(其邻接于凹口)是由掺杂 之多晶矽所构成, -进行一种退火步骤,使掺杂物质由位元线(B)扩散 至基板(1)中而形成一种掺杂区(D2),掺杂区(D2)配置 在沟渠(G)与相邻之沟渠(G)之间且邻接凹口以及与 相邻之沟渠(G)相隔开,位元线(B)配置在沟渠(G)中。 8.如申请专利范围第6或7项之方法,其中 -在藉由绝缘材料之沈积及回蚀刻而产生各凹入区 (V)之前产生一些间隔层(Sp),其覆盖字元线(W)之侧 面, -在产生各隔离结构(I5)之后沈积一种导电性材料, 其厚度须使字元线(W)之间的中间空间不被填满, -该导电性材料之配置于沟渠(G)上方之此部份被去 除, -产生一种遮罩(M),其覆盖该导电性材料之配置于 字元线(W)上方之此部份之水平表面, -为了产生各凹入区(V),须选择性地对此遮罩(M)来 对导电性材料及基板(1)进行蚀刻,以便由该导电性 材料来产生导电性结构(L),此结构(L)邻接于上部源 极/汲极区(S/Do), -电容器产生于该导电性结构(L)上。9.如申请专利 范围第8项之方法,其中 -为了产生该遮罩(M),须以不是共形(conform)之方式 沈积一种绝缘材料,使此绝缘材料在该导电性材料 之配置于字元线(W)上方之此部份之水平表面上方 具有最大之厚度, -遮罩(M)是由绝缘材料所产生,其过程是须对此绝 缘材料进行回蚀刻,直至导电性材料之配置于字元 线(W)之间的部份裸露为止。10.如申请专利范围第6 项之方法,其中 -该导电性材料含有掺杂之多晶砂, -在沈积该导电性材料之后沈积一种辅助性材料且 进行回蚀刻直至该导电性材料之侧面裸露为止, -进行一种热氧化作用,使遮罩产生在该导电性材 料之裸露的部份上, -去除该辅助性材料。11.如申请专利范围第6或第7 项之方法,其中 -须产生各凹入区(V),使这些凹入区较隔离区(I3)之 凹口还深。12.如申请专利范围第6或第7项之方法, 其中 -在产生字元线(W)之后须进行一种热氧化,使其它 隔离区(I4)之由字元线(W)所覆盖之部份在字元线(W) 之边缘处变厚。图式简单说明: 第一图在第一隔离层,一由氮化矽所构成之层,第 二隔离层,沟渠及隔离区产生之后此基板之横切面 。 第二图在位元线及第一掺杂区产生之后第一图之 横切面。 第三图a在另一隔离区,第二掺杂区,字元线,保护层 及间隔层产生之后第二图之横切面。 第三图b在第三图a之步骤之后此基板之与第三图a 之横切面相平行之横切面。 第三图c在第三图a之步骤之后此基板之与第三图a 之横切面图相垂直之横切面。 第三图d在第三图a之步骤之后此基板之与第三图c 之横切面相平行之横切面。 第三图e此基板之俯视图,其中显示第一隔离层,位 元线,隔离区,另一隔离区,字元线和间隔层。 第四图a在各隔离结构,遮罩,凹入区,导电性结构, 其它隔离结构,上部源极/汲极区,通道区和下部源 极/汲极区产生之后第三图a之横切面。 第四图b在第四图a之步骤之后第三图b之横切面。 第四图c在第四图a之步骤之后第三图c之横切面。 第四图d在第四图a之步骤之后第三图d之横切面。 第五图在记忆节点,导电性间隔层和电容器板产生 之后第四图d之横切面。 |
