发明名称 Method and arrangement to combine variable-length operands in data processors.
摘要 <p>Zur Verknüpfung zweier innerhalb von Eingangsinformationen (INF1 und INF2) bereitgestellter digitorientierter Operanden (OP1 und OP2) mit variabler Länge durch eine Verknüpfungseinheit (ALU) in Verbindung mit einer Übertragsvorhersageeinrichtung (CLA) aufweisenden Verknüpfungsanordnung werden die Operanden (OP1 und OP2) zueinander lagen- und durch Auffüllen mit Null des kürzeren Operanden auf die Länge des anderen Operanden längenangepaßt, und an nicht zum gültigen Operandenbereich gehörenden Stellen, gekennzeichnet durch eine Auswahlinformation (DIGEN), der Übertragsvorhersageeinrichtung (CLA) derart abgeänderte Hilfssignale (G ?, P ?) anstelle der ursprünglich von den Verknüpfungskomponenten der Verknüpfungseinheit (ALU) erzeugten Hilfssignale zugeführt, die ihr maximalwertermittelnde Verknüpfungskomponenten vortäuschen und sie dadurch veranlassen, einen am Übertragseingang (C0) der Verknüpfungseinheit (ALU) anliegenden Übertrag bis an die erste Stelle des gültigen Operandenbereichs und einen bei der Verknüpfung entstehenden Übertrag an der letzten Stelle des gültigen Operandenbereichs bis an den Übertragsausgang (C4) der Verknüpfungseinheit (ALU) weiterzuleiten. Die Auswahlinformation (DIGEN) wird weiter zur Bildung einer die Verknüpfung abschließenden Ergebnisinformation verwendet.</p>
申请公布号 EP0252511(A1) 申请公布日期 1988.01.13
申请号 EP19870109946 申请日期 1987.07.09
申请人 SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN 发明人 SCHACHTNER, JOHANN, ING.GRAD.;HUSS, ROLF-RUDIGER, DR.-ING.
分类号 G06F7/50;G06F7/508;(IPC1-7):G06F7/50 主分类号 G06F7/50
代理机构 代理人
主权项
地址