| 摘要 |
Porte logique à entrées multiples susceptible d'être testée à fond sans le problème dit de la "logique inaccessible" posé par les dispositifs logiques conventionnels VLSI (à intégration à très grande échelle) et nouvelle méthode d'essai dynamique pour accroître la production sans défaut et analyser de manière simplifiée les défauts de sous-ensembles. Dans un mode de réalisation illustré de la porte logique (20) selon l'invention, le dispositif comprend la réplique d'un groupe hiérarchisé de six portes (10) à entrées à deux états possibles pour former une porte à entrées à trois états possibles, et on trouve deux de ces portes à trois entrées avec leur structure de commande logique sur une seule puce à circuits intégrés VLSI. Chaque porte à entrées à deux états (12) est commandée par son propre réseau logique programmé, permettant ainsi la sélection de l'une des 256 fonctions booléennes possibles pour chacune des portes à entrées à trois états sur une puce. Une méthode d'essai dynamique très judicieuse tire parti de l'architecture hiérarchique de la porte logique selon l'invention pour fournir une évaluation de haut en bas de chaque porte à entrée à deux états jusqu'à ce que la structure de six portes soit testée de manière exhaustive. La méthode d'essai est mise en oeuvre en appliquant de manière séquentielle aux portes à entrées à deux états leurs seize fonctions booléennes respectives et en affichant une topographie vidéo des signaux de sortie des portes qui seront conformes à une configuration donnée lorsque le dispositif est exempt de défauts. |
