| 摘要 |
Zur Verringerung der Multiplikationszeiten von seriell arbeitenden Multiplizierern ist das taktgesteuerte Rechenwerk mit Registern (20, 21, 90, 91, 70, 71) zweizeilig aufgebaut. Eine Zeile des Rechenwerks und der Register (20, 21, 90, 91, 70, 71) wird jeweils entweder vom Takt (T) oder Gegentakt (T) gesteuert. Die Ein- und Ausgangsschieberegister (20, 21, 70, 71) sind nur für die halbe Datenwortlänge ausgelegt und enthalten jeweils nur Bits mit grader oder ungrader Wertigkeit. Zur Speicherung der Zwischensummen und Überträge sind Latches vorgesehen, so daß mit einer Taktperiode beide Zeilen abgearbeitet werden.
|
