发明名称 Integrated circuit with multilayer wiring and method for manufacturing it.
摘要 Es wird ein integrierter Schaltkreis mit Mehrlagenverdrahtung vorgestellt, bei dem auf eine isolierende Schicht (IS) oberhalb eines Substrates (SU) eine erste Leiterbahnebene mit Leiterbahnen (AL1) aufgebracht und strukturiert wird. Darauf werden zwei Isolierschichten (IS1, IS2) , beispielsweise aus Polyimid bzw.Siliciumnitrid, aufgetragen und strukturiert, um Kontaktlöcher (KL) zu erzeugen. Erfindungsgemaß wird dann eine dritte Isolierschicht (IS3) z.B. aus Siliciumnitrid, aufgetragen und so strukturiert, daß in den Kontaktlöchern (KL) seitliche Flanken (F1) der ersten beiden Isolierschichten (IS1, IS2) bedeckt bleiben. Darauf wird eine zweite Leiterbahnebene aufgebracht und zu Leiterbahnen (AL2) strukturiert. Zwischen weitere, aufzubringende Leiterbahnebenen mit Leiterbahnen (AL3) werden jeweils weitere drei Isolierschichten (IS10, IS20, IS30) aufgetragen und strukturiert, entsprechend den ersten drei Isolierschichten (IS1, IS2, IS3).
申请公布号 EP0177845(A1) 申请公布日期 1986.04.16
申请号 EP19850112213 申请日期 1985.09.26
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 KOKKOTAKIS, NICOLAS, DR. RER. NAT. PHYS.
分类号 H01L21/31;H01L21/768;H01L23/522;H01L23/532;(IPC1-7):H01L23/52;H01L21/90 主分类号 H01L21/31
代理机构 代理人
主权项
地址