发明名称 DPCM coder with reduced internal computing time.
摘要 Der Quantisierereinrichtung (QE) ist ein zweiter Subtrahierer (SU2) vorgeschaltet dem wiederum ein erster Subtrahierer (SU1) vorgeschaltet ist, dem die digitalisierten Abtastwerte (Δsi) zugeführt werden, der Ausgang (A) der Quantisierereinrichtung (QE), an dem die quantisierten DPCM-Werte (si,q) abgegeben werden, ist über einen ersten Multiplizierer (M1) mit dem Subtraktionseingang des zweiten Subtrahierers (SU2) verbunden, der Ausgang (A) ist außerdem mit dem ersten Eingang eines Addierers (AD) verbunden dessen Ausgang über einen zweiten Multiplizierer (M2) und einen Speicher (R3) auf den zweiten Eingang des Addierers (AD) zurückgeführt ist und der Ausgang des zweiten Multiplizierers (M2) ist über einen dritten Multiplizierer (M3) an den Subtracktionseingang des ersten Subtrahierers (SU1) angeschlossen.
申请公布号 EP0176821(A1) 申请公布日期 1986.04.09
申请号 EP19850111425 申请日期 1985.09.10
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 GRALLERT, HANS-JOACHIM, DR.-ING.
分类号 H03M3/04;(IPC1-7):H03M3/04 主分类号 H03M3/04
代理机构 代理人
主权项
地址