MATRICE D'ELEMENTS DE MEMOIRE SEMI-CONDUCTEURS

摘要

UNE DISPOSITION DE MEMOIRE PERFECTIONNEE DU GENRE DE MEMOIRE MORTE PERMETTANT D'ENGENDRER UN SIGNAL DE SORTIE DIFFERENTIEL DANS LA MATRICE DE MEMOIRE 11 CONTIENT UNE COLONNE DE TRANSISTORS D'ELEMENT DE REFERENCE 16 ET UNE SEULE LIGNE DE BIT DE REFERENCE 18 DANS LA MEME REGION GENERALE OCCUPEE PAR LES TRANSISTORS D'ELEMENT DE MEMOIRE 10 ET LES LIGNES DE BIT PRINCIPALES DE MEMOIRE 12. CHAQUE LIGNE DE MOT EST COUPLEE A LA GRILLE DE L'UN DES TRANSISTORS D'ELEMENT DE REFERENCE 16 AUSSI BIEN QU'AUX GRILLES DES TRANSISTORS D'ELEMENT DE MEMOIRE 10 SITUEES DANS LA MEME RANGEE. LA TENSION DE LA LIGNE DE BIT DE REFERENCE EST MAINTENUE PRATIQUEMENT A MI-CHEMIN ENTRE LES NIVEAUX DE POTENTIEL ELEVE ET BAS DES LIGNES DE BIT PRINCIPALES AFIN DE PRODUIRE UNE TENSION DE SORTIE DIFFERENTIELLE POUR DES BUTS DE DETECTION.