| 摘要 |
<P>L'invention concerne un procédé de mesure du taux d'erreurs de bits dans un système de multiplexage par répartition dans le temps. </P><P>Selon ce procédé qui est basé sur la comparaison d'un premier signal arrivant à la partie d'entrée Et à un second signal de consigne produit dans un générateur QZG, dans un comparateur VGL, et qui contient un compteur FZ d'erreurs de bits intervenant lors de la comparaison, un dispositif de mémoire d'erreurs FS et un système MU de commutation de la plage de mesure et un circuit de synchronisation SYNG, la durée de l'intervalle de temps suivant un intervalle de temps d'interrogation est réglée en fonction du nombre d'erreurs de bits dans l'intervalle précédent, puis avec raccourcissement ou prolongement du temps de mesure. </P><P>Application notamment aux systèmes de contrôle de transmissions PCM.</P>
|
