| 发明名称 |
COMPLEMENTARY TYPE MOS TRANSISTOR |
| 摘要 |
PURPOSE:To prevent latch-up by providing an N<+> connection layer on the NMOSFED SIDE with a PMOSFET and a P<+> connection layer on the PMOSFET side with an NMOSFET. |
| 申请公布号 |
JPS5387181(A) |
申请公布日期 |
1978.08.01 |
| 申请号 |
JP19770002229 |
申请日期 |
1977.01.11 |
| 申请人 |
SANYO ELECTRIC CO;TOKYO SANYO ELECTRIC CO |
发明人 |
KUSAYANAGI CHIKAHISA;IIOKA HIROSHI;MIYAKE SHINICHI |
| 分类号 |
H01L27/08;H01L27/092;H01L29/78 |
主分类号 |
H01L27/08 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
