发明名称 Schaltungsanordnung zum Verarbeiten binärer Signale
摘要 Beschrieben wird eine Schaltungsanordnung zum Verarbeiten binärer Signale, umfassend DOLLAR A - wenigstens eine Logikanordnung zum Abgeben je wenigstens eines binären Ausgangssignals und DOLLAR A - zu jeder Logikanordnung je wenigstens eine Speicheranordnung zum Speichern des binären Ausgangssignals bzw. der binären Ausgangssignale zu durch ein in zyklischer Folge auftretende Zustandswechsel aufweisendes Taktsignal vorgegebenen Zeitpunkten, DOLLAR A - worin wenigstens eine der Speicheranordnungen eine Anzahl von Speicherzellen mit je einem Ausgang aufweist, von denen je eine zum Zeitpunkt eines ihr zugeordneten Zustandswechsels innerhalb jedes der Zyklen des Taktsignals den Augenblickswert je eines der binären Ausgangssignale speichert und an ihrem Ausgang abgibt, und daß die Ausgänge der Speicherzellen je einer der Speicheranordnungen mit einem gemeinsamen Ausgang dieser Speicheranordnung über eine Umschaltstufe verbunden sind, durch die der Ausgang jeder Speicherzelle im Zeitintervall beginnend mit dem zugeordneten Zustandswechsel des Taktsignals und endend mit dem nächsten Zustandswechsel des Taktsignals in der zyklischen Folge mit dem gemeinsamen Ausgang dieser Speicheranordnungen verbunden sind. DOLLAR A Dadurch wird erreicht, daß, ausgehend von einer Anordnung, in der binäre Signale intern mit derselben Folgefrequenz verarbeitet werden, mit der ihre Ausgangssignale auftreten, für die Auslegung zum Betrieb mit einer gegenüber der Folgefrequenz der Ausgangssignale intern höheren Folgefrequenz ...
申请公布号 DE19849909(A1) 申请公布日期 2000.05.04
申请号 DE19981049909 申请日期 1998.10.29
申请人 PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH 发明人 MUTH, MATTHIAS
分类号 H03K3/037;G06F5/16;(IPC1-7):H04L12/54;H04L25/05 主分类号 H03K3/037
代理机构 代理人
主权项
地址