发明名称 |
具嵌埋半导体元件的电路板叠接结构 |
摘要 |
本发明公开了一种具嵌埋半导体元件的电路板叠接结构,包括至少二电路板,各该电路板表面具有线路层及至少一开口,于该开口中嵌埋有一半导体元件,该半导体元件具有多个电极垫,且该线路层具有多个导电结构及电性连接垫,使该线路层的导电结构电性连接该半导体元件的电极垫;以及至少一黏着层,夹置于该至少二电路板间,该黏着层中相对应于该电性连接垫的位置设有导电材料,使该至少二电路板的电性连接垫得以通过该导电材料形成通路,进而构成电路板间的电性连接。 |
申请公布号 |
CN100585844C |
申请公布日期 |
2010.01.27 |
申请号 |
CN200710139839.3 |
申请日期 |
2007.08.02 |
申请人 |
全懋精密科技股份有限公司 |
发明人 |
许诗滨;连仲城;张家维 |
分类号 |
H01L23/488(2006.01)I;H05K1/18(2006.01)I;H05K1/14(2006.01)I |
主分类号 |
H01L23/488(2006.01)I |
代理机构 |
北京戈程知识产权代理有限公司 |
代理人 |
程 伟 |
主权项 |
1.一种具嵌埋半导体元件的电路板叠接结构,包括:至少二电路板,各该电路板表面具有线路层及至少一开口,于该开口中嵌埋有一半导体元件,该半导体元件具有多个电极垫,且该线路层具有多个导电结构及电性连接垫,使该线路层的导电结构电性连接该半导体元件的电极垫;以及至少一黏着层,形成于至少二电路板之间,该黏着层中相对应于该电性连接垫的位置具有导电材料,使该至少二电路板的电性连接垫通过该导电材料以形成通路,从而形成电路板间的电性连接。 |
地址 |
中国台湾新竹市 |