| 主权项 |
1.一种半导体积体电路,用来输出第1影像信号,而该第1影像信号对应到一画面和在多个线之各个具有多个之图素单元,全部之图素单元中之一部份为有效图素单元,对应到被显示在显示装置之画面上之影像部份,其特征是:当将上述之多个线分成各包含有2个以上之连续之线之多个群组时,各个群组所含之线具有相同数目之图素单元,并且,在上述多个群组之各个相邻之2个群组间,每个线之图素单元之个数成为互不相同;在上述之多个群组中,存在有多个未包含有效图素单元之线之群组。2.如申请专利范围第1项之半导体积体电路,其中该多个线中之具有有效图素单元之线全部具有相同数目之图素单元。3.如申请专利范围第1项之半导体积体电路,其中对于该多个群组之相邻2个群组之每一个组合,在该2个群组之间,每个线之图素单元之个数相差1。4.如申请专利范围第1项之半导体积体电路,其中更输出第2影像信号,该第2影像信号对应到一画面,并且,该多个线之全部均具有相同数目之图像单元;第1影像信号和第2影像信号以不同之框架频率输出;和上述之第1影像信号之框架频率乘以上述第1影像信号之全部图素单元之个数所获得之値,等于上述之第2影像信号之框架频率乘以第2影像信号之全部图素单元之个数所获得之値。5.如申请专利范围第1项之半导体积体电路,其中对于具有图素单元与含有有效图素单元之线中之开头线相同数目之线,在输出1个或多个之后,再输出上述之开头线。6.一种半导体积体电路,用来输出影像信号,而该影像信号对应到一画面和在多个线之各个具有多个之图素单位,全部之图素单元中之一部份为有效图素单元对应到被显示在显示装置之画面之影像部份,其特征是:包含有多个之第1暂存器;当将上述之多个线分成多个群组时,在多个群组中之具有2个以上之线之群组之各个所含之线,具有相同数目之图素单元,并且,在上述之多个群组之各个相邻之2个群组间,每个线之图素单元之个数成为不同;根据被收纳在上述之多个第1暂存器之値,用来决定上述之多个群组之各个所含之线之个数。7.如申请专利范围第6项之半导体积体电路,其中包含有多个之第2暂存器,根据该被收纳之値用来决定多个群组之各个之每个线之图素单元之个数。8.如申请专利范围第7项之半导体积体电路,其中包含有:第3暂存器,用来收纳具有有效图素单元之线中之从开头之图素单元起而到插入有上述有效图素单元之最初图素单元位置之前一个图素单元位置止所包含之图素单元数;和第4暂存器,用来收纳具有有效图素单元之线之上述有效图素单元之数;多个第2暂存器,用来收纳具有有效图素单元之线中之从插入有该有效图素单元之最后图素单元位置起而到多个群组之各个之线之最后图素单元位置止所包含之图素单元数:依据上述之多个第2暂存器之各个所收纳之数,上述之第3暂存器所收纳之数、和上述之第4暂存器所收纳之数,用来决定多个群组之各个之每个线之图素单元之个数。9.如申请专利范围第6项之半导体积体电路,其中在多个第1暂存器之各个,当每次将电源加入或施加重设信号时,就设定相同之内定値。10.如申请专利范围第7项之半导体积体电路,其中在多个第1暂存器和多个第2暂存器之各个,当每次将电源加入或施加重设信号时,就设定相同之内定値。11.一种半导体积体电路,用来与时钟信号同步的输出影像信号,该影像信号对应到一画面,并且,在多个线之各个,具有多个之图素单元,其特征是具备有:图素单元计数器,用来计数上述之时钟信号藉以输出各线之图素单元号码;比较器,用来使上述之图素单元计数器之计数値和比较値进行比较;线计数器,用来计数从上述之比较器输出之一致信号,藉以输出该线之线号码;和控制器,用来将上述之比较値供给到上述之比较器;上述之控制器包含有:多个判定器,被设定在不互相重叠之范围,其各个用来判定上述之线计数器之计数値是否在被设定之范围内;和第1选择器,用来接受互异之多个値,依照上述之多个判定器之各个之判定结果,用来选择上述多个値之一,将该被选择之値作为上述之比较値的输出到上述之比较器。12.如申请专利范围第11项之半导体积体电路,其中该多个判定器之各个具有第1暂存器,根据被收纳在上述第1暂存器之値,用来设定各个判定器所欲判定之范围。13.如申请专利范围第12项之半导体积体电路,其中该控制器具有多个第2暂存器被设置成与多个判定器对应;和第1选择器用来选择和输出分别被收纳在上述之多个第2暂存器之多个値之一。14.如申请专利范围第11项之半导体积体电路,其中具备有第2选择器,用来接受第1选择器之输出和一定値,选择其中之一方,将被选择之値作为比较値的输出到比较器;上述之第2选择器,在被输出之影像信号为第1影像信号时,选择第1选择器之输出,在上述被输出之影像信号为具有框架频率与上述第1影像信号不同之第2影像信号时,选择上述之一定値。15.如申请专利范围第11项之半导体积体电路,其中该控制器具备有:第2判定器,接受图素单元计数器之计数値,判定该计数値是否在被设定之范围内;和第3选择器,用来接受影像信号中之与被显示在显示装置之画面之影像部份对应之有效图素单元,依照上述之第2判定器之判定结果,用来选择性的输出上述之有效图素单元;上述之第2判定器包含有第3暂存器用来收纳指定値藉以指定所欲判定之范围。图式简单说明:第一图是构造图,用来表示本发明之实施形态1之半导体积体电路之构造。第二图(a)、第二图(b)是构造图,用来表示实施形态1之半导体积体电路所输出之影像信号之1个框架之构造。第三图是构造图,用来表示第一图之半导体积体电路之输出控制电路3之构造。第四图是构造图,用来表示第三图之输出控制电路之控制器12之构造。第五图是时序图,用来表示第三图之输出控制电路3之动作。第六图是说明图,用来表示本发明之实施形态2之半导体积体电路所输出之另一影像信号之1个框架之构造。第七图是构造图,用来表示本发明之实施形态3之半导体积体电路所输出之更另一影像信号之1个框架之构造。第八图是构造图,用来表示本发明之实施形态4之控制器12内之第2信号产生电路40之构造。第九图(a)、第九图(b)是构造图,用来表示第八图之第2信号产生电路40之判定器60-1-N之构造。第十图是构造图,用来表示实施形态4之半导体积体电路所输出之影像信号之1个框架之构造。第十一图是构造图,用来表示实施形态4之控制器12内之第1信号产生电路30之构造。第十二图是构造图,用来表示本发明之实施形态5之半导体积体电路所输出之影像信号之1个框架之构造。第十三图是构造图,用来表示实施形态5之第2信号产生电路40之构造。第十四图是构造图,用来表示实施形态5之第1信号产生电路30内之判定器90之构造。第十五图是构造图,用来表示实施形态5之第1信号产生电路30内之判定器91之构造。第十六图是构造图,用来表示本发明之实施形态6之半导体积体电路所输出之影像信号之1个框架之构造。第十七图是构造图,用来表示实施形态6之第1信号产生电路30之构造。第十八图(a)、第十八图(b)是构造图,用来表示第十七图之第1信号产生电路40之判定器121.122之构造。 |
