快速响应隔离式转换器改良

摘要

本创作为一种快速响应隔离式转换器之控制系统，该「快速响应隔离式转换器改良」即以FPGA为控制主体，设计一不需ADC的DC/DC CONVERTER。本创作不但可以大幅降低价格与系统复杂度，并且会有更加优良的电路性能，改进，目前的isolated de-do conveter皆以使用类比元件，因此对于受温度的影响相当大。再加上许多电路中使用 photo coupler与TL431等元件，因此整体的暂态响应皆为此二元件所箝制，而无法提升。一般工业产品之系统响应多在50khz以下。为了改善类比电路的缺点，于是有研究者提出数位控制方式，以DSP加ADC方式做数位PID控制。但是 DSP价格昂贵、系统复杂。再加上高精密度、高解析度和快速取样转换的A/D CONVETER价格昂贵更是令工业界直到目前仍停留在类比元件的阶段的主因。再者，DSP的操作速度无法提高，PWM切换频率大多仍停留于100KHZ以下，只有在较慢速的系统中实际使用，如UPS、PFC等等。而在DC/DC CONVERTER领域中尚未实际应用。有监于此，创作人即在以 FPGA为控制主体，设计一不需ADC的DC/DC CONVERTER。本电路不但可以大幅降低价格与系统复杂度，并且会有更加优良的电路性能。

主权项

1.一电力电路部份是以forward为主架构在变压器一次侧端使用LC snubber外,还将二次侧为MOSFET,以提升转换效率;再加上一个驱动IC MIC4420加强输出电流。2.一磁滞比较电路,这部分使用一个TL431两个比较器、一个光耦合器则是用来告诉一次侧的FPGA(经由硬体描述语言设计内部电路),二次侧的比较电路是否已开始正常工作。3.一启动电路UVLO(Under Voltage Latch Out)功能,可以使得电路的输入电源电压达到工作点时再启动电路,可避免元件的损坏与电路的误动作。4.电流感测电路功能是利用current transformer侦测MOSFET电流値进行保护,以防止过电流将MOSFET与变压器烧毁。5.如申请专利范围第2项或3项所述,当UVLO启动电路侦测到输入电压达到一预设値时,便会送一讯号至FPGA(经由硬体描述语言设计内部电路),告诉FPGA(经由硬体描述语言设计内部电路)电路可以开始工作;在正常运作下,在DC-DC转换器的输出端皆会有涟波产生,此涟波是由于电感L1上的电流流过输出端滤波电容C2的串联等放电阻(ESR)所造成,本创作之电路即是使用涟波的侦测来控制输出电压的稳定。6.如申请专利范围第2项所述,比较器IC2和比较器IC2同时侦测输出电压,当输出端电压降低至低于设定电压时,IC2会传送一讯号,此讯号经由脉冲变压器PT2和二极体D2和电阻R2,送至FPGA,在经过场效逻辑闸阵列(FPGA)的逻辑运算后将Q1(MOSFET)导通,此时可将一次侧的电力经过主变压器、二极体D3和电感L1,送至输出端,此时输出电压就会慢慢上升。7.如申请专利范围第2项所述,当输出端电压升高至另一个预设基准电压时,IC1会传送一讯号,此讯号经由脉冲变压器PT1和二极体D1和电阻R1,送至FPGA,在经过场效逻辑闸阵列(FPGA)的逻辑运算后将Q1(MOSFET)关闭;此时一次侧不再传送电力,输出电压就会慢慢下降。8.如申请专利范围第3项或第4项所述,部分之电路就是在这两种动作模式之间交替动作,二次侧电路需要电源供应,但是一次侧电源刚加入时,二次侧电路并没有电力,因此必须透过二次侧启动电路告诉FPGA(经由硬体描述语言设计内部电路)二次侧电源是否已经稳定,待稳定后就可以进入正常运作模式。图式简单说明:图一系本创作之线路图。图二系本创作之电路中暂态波形。图三系传统的之电路中暂态波形。