发明名称 制造半导体元件的方法
摘要 一种四层结构化之硬罩模,其系由一SiC薄膜、一第一SiO2薄膜、一SiC薄膜,以及一形成于一作为层间绝缘薄膜之多孔性二氧化矽薄膜上之第二SiO2薄膜所构成。接着,该第二SiO2薄膜系以一光阻罩模加以蚀刻。随后,该SiC薄膜系以该第二SiO2薄膜加以蚀刻。其后,该第一SiO2薄膜系以该SiC薄膜加以蚀刻。随后,该SiC薄膜系以该SiC薄膜加以蚀刻。接着,藉由以该SiC薄膜而蚀刻该多孔性二氧化矽,一布线沟槽系被形成。在此时,该SiC薄膜与该多孔性二氧化矽薄膜间之选择比率系为大,使得罕有SiC薄膜之变形发生,其防止因变形所导致之泄漏。
申请公布号 TW200425234 申请公布日期 2004.11.16
申请号 TW093104952 申请日期 2004.02.26
申请人 富士通股份有限公司 发明人 射场义久
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本