发明名称 / INPUT/OUTPUT CIRCUIT
摘要 회로는 전압(K·V)을 운반하도록 구성된 제1 전력 노드, 제로 기준 레벨을 운반하도록 구성된 제2 전력 노드, 출력 노드, 상기 제1 전력 노드와 상기 출력 노드 사이에 직렬로 연결된 K개의 P-형 트랜지스터, 및 상기 제2 전력 노드와 상기 출력 노드 사이에 직렬로 연결된 K개의 N-형 트랜지스터를 포함한다. 상기 K개의 P-형 트랜지스터의 게이트는 소스-게이트 전압의 하나 이상의 절대값 또는 드레인-게이트 전압의 절대값이 V이하인 방식으로 하나 이상의 전압 레벨에 설정된 바이어스 신호를 수신하도록 구성된다. K개의 N-형 트랜지스터의 게이트는 게이트-소스 전압 또는 게이트-드레인 전압의 하나 이상의 절대값이 V이하인 방식으로 하나 이상의 전압 레벨에 설정된 바이어스 신호를 수신하도록 구성된다.
申请公布号 KR101671590(B1) 申请公布日期 2016.11.01
申请号 KR20140188427 申请日期 2014.12.24
申请人 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 发明人 첸 찬 홍;후앙 짐 슝 칭;후앙 밍 치에;린 치 창;수에 푸 룽
分类号 H03K19/0185;H03K17/687 主分类号 H03K19/0185
代理机构 代理人
主权项
地址