发明名称 - HETEROGENEOUS SAMPLING DELAY-LINE TIME-TO-DIGITAL CONVERTER
摘要 본 발명의 하나의 실시예에 따른 지연선 기반 시간-디지털 변환기는 타이밍 클럭의 펄스를 계수하여 입력신호의 에지가 검출되는 시간을 측정하는 계수기, 서로 직렬로 연결되어 있는 복수개의 제1 지연소자 및 서로 직렬로 연결되어 있는 복수개의 제2 지연소자를 포함하고, 입력신호를 입력으로 하는 지연선, 그리고 복수개의 제1 지연소자의 출력 또는 복수개의 제2 지연소자의 출력을 입력으로 하고 타이밍 클럭을 동작주파수로 하는 플립플롭부를 포함하는 정밀시간 보간기, 그리고 계수기와 정밀시간 보간기로 측정한 시간에 대한 디지털값을 수신하고, 수신한 디지털값을 이용하여 입력신호에 대한 타임스탬프를 만드는 타임스탬프 생성부를 포함한다.
申请公布号 KR101639064(B1) 申请公布日期 2016.07.12
申请号 KR20140154763 申请日期 2014.11.07
申请人 서울대학교산학협력단 发明人 이재성;원준연
分类号 H03K5/14;H03K5/26;H03L7/06 主分类号 H03K5/14
代理机构 代理人
主权项
地址