エッジステアリングを備えた自動試験システム

摘要

半導体被試験デバイス（ＤＵＴ）は、テスターが生成できるエッジの数より多くなり得るテスターサイクル当たりのエッジの数を規定する試験プログラムを処理する自動試験システムにより試験され得る。自動試験システムは、当該サイクル及び／又は前のサイクル内のテスターの動作を規定するデータに基づき試験プログラムの各サイクル内のエッジの数を低減する回路を含み得る。このような低減は、チャネル当たりのタイミングバーニヤの総数を低減することにより、エッジ発生器を実現するために必要とされる回路を簡単にする。それにもかかわらず、自動試験システムをプログラムする際の柔軟性が保持される。