| 主权项 |
1.一种瀑布堆叠式晶片模组,包括:一积层板,该积层板上至少具有复数个接点;复数个晶片,配置于该积层板上,其中每一该些晶片至少包括:复数个焊垫;一重配置层,配置于该些焊垫上,并与该些焊垫电性连接;一第一绝缘层,配直于该重配置层与该些焊垫之间,且该第一绝缘层中具有复数个插塞,使得该重配置层与该些焊垫电性连接;以及复数个凸块接点,分别配置于该重配置层上之一第一区域及一第二区域,其中该第一区域与该第二区域中的该些凸块接点以镜像方式配直,且每二对应之该些凸块接点均分别藉由该重配层电性连接,其中该些晶片分为一第一列及第二列,二列交错叠合,该第一列之该些晶片的该第一区域面对该第二列之该些晶片的该第二区域,而该第一列之该些晶片的该第二区域面对该二列之该些晶片的该第一区域,且面对面之该第二区域与该第一区域对应之该些凸块接点分别以一导电凸块连接;以及二软片式承载器,分别将该二列之该些晶片二端的二晶片电性连接至该积层板之该些接点。2.如申请专利范围第1项所述之瀑布堆叠式晶片模组,其中该重配置层系由复数条导线所构成,且仅部分该些导线分别透该些插塞与该些焊垫电性连接。3.如申请专利范围第1项所述之瀑布堆叠式晶片模组,其中该些凸块接点间还包括一第二绝缘层。4.如申请专利范围第1项所述之瀑布堆叠式晶片模组,其中该二列之该些晶片之间还包括一绝缘填充材料,以包覆该导电凸块以及该些凸块接点。5.如申请专利范围第1项所述之瀑布堆叠式晶片模组,更包括一封装材料,包覆该二软片式承载器。6.如申请专利范围第5项所述之瀑布堆叠式晶片模组,其中该封装材料包覆的区域包括该二软片式承载器与该晶片连接的部分,以及该二软片承载器与该些接点连接的部分。7.如申请专利范围第1项所述之瀑布堆叠式晶片模组,其中该些凸块接点系由一阻障金属层及一镀层组成。8.如申请专利范围第7项所述之瀑布堆叠式晶片模组,其中该阻障金属层之材质系选自于由铬、铬铜合金、钛、钛钨合金及该等之组合所组成之族群中的一种材料。9.如申请专利范围第7项所述之瀑布堆叠式晶片模组,其中该镀层之材质系选自于由镍、铜、金、钯及该等之组合所组成之族群中的一种材料。10.如申请专利范围第1项所述之瀑布堆叠式晶片模组,其中该导电凸块之材质系选自于由锡铅合金、金及导电聚合物所组成之族群中的一种材料。11.一种晶片结构,利于晶片之瀑布式堆叠,该晶片结构至少包括:一基底,该基底上至少具有复数个元件;复数个焊垫,分别与该些元件电性连接;一重配置层,配置于该些焊垫上,且与该些焊垫电性连接;一第一绝缘层,配置于该些焊垫与该重配置层之间,该第一绝缘层中具有复数个插塞,用以使得该重配置层与该些焊垫电性连接;复数个凸块接点,分别配置于该重配置层上之一第一区域及一第二区域,其中该第一区域与该第二区域中的该些凸块接点以镜像方式配置,且每二对应之该些凸块接点均分别藉由该重配置层电性连接;以及一第二绝缘层,配置于该些凸块接点之间。12.如申请专利范围第11项所述之晶片结构,其中该重配置层系由复数条导线所构成,且仅部分该些导线分别透过该些插塞与该些焊垫电性连接。13.如申请专利范围第11项所述之晶片结构,其中该些凸块接点系由一阻障金属层及一镀层所组成。14.如申请专利范围第13项所述之晶片结构,其中该阻障金属层之材质系选自于由铬、铬铜合金、钛、钛钨合金及该等之组合所组成之族群中的一种材料。15.如申请专利范围第13项所述之晶片结构,其中该镀层之材质系选自于由镍、铜、金、钯及该等之组合所组成之族群中的一种材料。16.如申请专利范围第11项所述之晶片结构,更包括复数个导电凸块,分别配置于该些凸块接点上。17.如申请专利范围第16项所述之晶片结构,其中该些导电凸块之材质系选自于由锡铅合金、金及导电聚合物所组成之族群中一种材料。图式简单说明:第一图为习知DRAM模组的俯视图。第二图为对应于第一图中,2–2剖面的剖面示意图。第三图所绘示为适于瀑布堆叠晶片的俯视图。第四图所绘示为对应第三图中4–4剖面的剖面示意图。第五图A所绘示为依照本发明之一较佳实施例的一种瀑布堆叠式晶片模组的正视图。第五图B所绘示为依照本发明之一较佳实施例的一种瀑布堆叠式晶片模组的俯视图。第五图C为对应第五图A中区域100之放大示意图。第六图所绘示为依照本发明之一较佳实施例,一种瀑布堆叠是晶片模组的讯号传输方式示意图。第七图为所绘示为依照本发明之一较佳实施例,一种瀑布堆叠是晶片模组的讯号传输方式流程图。 |
