发明名称 高开口率以及高储存电容値之薄膜电晶体结构及其制程
摘要 本发明包含:透明导电图案,位于该透明基板上;介电层,位于该透明导电图案以及该透明基板上;闸极电极,位于该介电层上;共同线,位于该介电层上,并且部份该共同线位于该透明导电图案的上方区域,以形成一储存电容;绝缘层,位于该介电层、该闸极电极、该共同线上;半导体层,位于该绝缘层上,并且位于该闸极电极的上方区域;掺杂半导体层,位于该半导体层上,用以作为该薄膜电晶体之源极/汲极;源极电极,电性连结于该源极以及该透明导电图案之间;资料线,电性连结于该汲极,并且该源极电极以及该资料线曝露出部份该半导体层;保护层,形成于该绝缘层、该源极电极、该资料线以及该部份半导体层上。
申请公布号 TW439296 申请公布日期 2001.06.07
申请号 TW088121521 申请日期 1999.12.06
申请人 财团法人工业技术研究院 发明人 林辉巨
分类号 H01L29/786 主分类号 H01L29/786
代理机构 代理人
主权项 1.一种在透明基板上形成薄膜电晶体(thin filmtransistor; TFT)的方法,该方法至少包含下列步骤:形成透明导电层图案于该透明基板上;形成介电层于该透明基板以及该透明导电层图案上;形成第一导电层于该介电层上;蚀刻该第一导电层以形成闸极电极以及共同线,其中部份该共同线位于该透明导电层图案之上方区域,而形成一储存电容;形成绝缘层于该闸极电极、该共同线以及该介电层之上;形成半导体层于该闸极电极之上方区域,以作为该薄膜电晶体之通道区域;形成掺杂半导体层于该非晶矽层上;蚀刻该绝缘层以及该介电层以形成至少一个接触窗,该接触窗曝露出部分该透明导电层图案之上表面;形成第二导电层于该掺杂半导体层以及该绝缘层上,并且该第二导电层填入该接触窗中以便与该透明导电层图案形成电性接触;蚀刻该第二导电层,以形成资料线以及源极导线,并且曝露出部份该掺杂半导体层;移除被该资料线以及该源极导线所曝露之该掺杂半导体层,以形成源极/汲极区域,并且曝露出部份该半导体层;且形成保护层于该绝缘层、该源极/汲极电极、该绝缘层以及该半导体层上。2.如申请专利范围第1项之方法,其中上述透明基板至少包含玻璃以及石英。3.如申请专利范围第1项之方法,其中上述透明导电层图案至少包含铟锡氧化物(indium tin oxide; ITO)。4.如申请专利范围第1项之方法,其中上述形成透明导电层图案于该透明基板上之步骤更包含:形成透明导电层于该透明基板上;且以湿蚀刻移除部份该透明导电层以形成上述透明导电层图案。5.如申请专利范围第4项之方法,其中上述湿蚀刻之蚀刻剂至少包含HCl与HNO3的混合溶液,或是HCl与FeCl2的混合溶液。6.如申请专利范围第1项之方法,其中上述介电层之厚度约为700至2000埃。7.如申请专利范围第1项之方法,其中上述绝缘层之厚度约为2000至5000埃。8.如申请专利范围第1项之方法,其中上述半导体层至少包含非晶矽层<a-Si>。9.如申请专利范围第1项之方法,其中上述掺杂半导体层至少n+掺杂非晶矽层。10.如申请专利范围第6项之方法,其中上述第一导电层之材质系选自由铬、钨、钽,钛、钼、铝以及铝合金所组成之族群或其任意组合。11.一种形成于透明基板上之薄膜电晶体(thin film transistor; TFT)结构,至少包含:透明导电图案,位于该透明基板上;介电层,位于该透明导电图案以及该该透明基板上;闸极电极,位于该介电层上;共同线(common line),位于该介电层上,并且部份该共同线位于该透明导电图案的上方区域,以形成一储存电容;绝缘层,位于该介电层、该闸极电极以及该共同线上;半导体层,位于该绝缘层上,并且位于该闸极电极的上方区域;掺杂半导体层,位于该半导体层上,用以作为该薄膜电晶体之源极/汲极;源极电极,电性连结于该源极以及该透明导电图案之间;资料线(data line),电性连结于该汲极,并且该源极电极以及该资料线曝露出部份该半导体层;及保护层,形成于该绝缘层、该源极电极、该资料线以及该部份半导体层上,用以避免外界之水气以及杂质。12.如申请专利范围第11项之结构,其中上述透明基板至少包含玻璃以及石英。13.如申请专利范围第11项之结构,其中上述透明导电层图案至少包含铟锡氧化物(indium tin oxide; ITO)。14.如申请专利范围第11项之结构,其中上述介电层之厚度约为700至2000埃。15.如申请专利范围第11项之结构,其中上述绝缘层之厚度约为2000至5000埃。16.如申请专利范围第11项之结构,更包含至少一个接触窗,该接触窗形成于上述介电层以及上述绝缘层中并曝露出部份上述透明导电图案,藉由该接触窗,上述源极电极可与上述透明导电图案形成电性连结。17.如申请专利范围第11项之结构,其中上述半导体层至少包含非晶矽层<a-Si>。18.如申请专利范围第11项之结构,其中上述掺杂半导体层至少n+掺杂非晶矽层。19.如申请专利范围第11项之结构,其中上述闸极电极之材质系选自由铬、钨、钽,钛、钼、铝以及铝合金所组成之族群或其任意组合。图式简单说明:第一图A系一液晶显示器的显示阵列,且此显示阵列包含复数个成矩阵排列的显示元件。第一图B系一传统薄膜电晶体之剖面示意图。第二图A系本发明中形成一透明导电图案于透明基板上之剖面图。第二图B系本发明中形成一介电层于透明导电图案以及透明基板上之剖面图。第二图C系本发明中形成第一导电层于介电层上之剖面图。第二图D系本发明中形成闸极电极以及共同线于介电层上之剖面图。第二图E系本发明中形成绝缘层于介电层、闸极电极以及共同线上,以及形成非晶矽层/掺杂非晶矽于闸极电极上方区域之剖面图。第二图F系本发明中形成接触窗以曝露部份透明导电层图案之剖面图。第二图G系本发明中形成第二导电层于透明基板上之剖面图。第二图H系本发明中形成资料线以及源极导线之剖面图。第二图I系本发明中形成源极/汲极区域之剖面图。第二图J系本发明中形成保护层于透明基板上之剖面图。第三图系本发明之薄膜电晶体的俯视图。
地址 新竹县竹东镇中兴路四段一九五号