| 主权项 |
1.一种多晶片模组封装结构,包括:一第一导线架,其系具有第一表面及第二表面;至少一第一晶片,装设在该第一导线架之第一表面,并经由复数个导电接点与其形成电性相接;至少一第二晶片,装设在该第一导线架之第二表面,并经由复数个导电接点与其形成电性相接;一第二导线架,其系位于该第二晶片之另一表面,并与该第一导线架相对;以及一导电胶体,形成于该第一导线架与该第二导线架之间且位于该第二晶片侧边,以利用该导电胶体导通该二导线架。2.如申请专利范围第1项所述之多晶片模组封装结构,其中由该第一导线架、该第一晶片、该第二晶片及该第二导线架等元件所组成的堆叠单元系可多重堆叠,以便将至少二堆叠单元(二组多晶片模组)堆叠组装在一起。3.如申请专利范围第1项所述之多晶片模组封装结构,其中该第一晶片与该第二晶片系利用覆晶方式安装于该第一导线架之二表面上。4.如申请专利范围第1项所述之多晶片模组封装结构,其中更可利用该第二导线架安装至其他电子装置,并与该电子装置形成电性相接。5.如申请专利范围第4项所述之多晶片模组封装结构,其中该第二导线架系利用复数个表面安装垫片与该电子装置形成电性相接。6.如申请专利范围第1项所述之多晶片模组封装结构,其中该第二导线架系可为一有机印刷电路基板。7.如申请专利范围第1项所述之多晶片模组封装结构,其中该第一晶片及第二晶片可为主动元件或被动元件。8.如申请专利范围第1项所述之多晶片模组封装结构,其中该第一导线架及该该第二导线架之表面系经过一阳极处理或防焊漆处理。9.如申请专利范围第1项所述之多晶片模组封装结构,其中该封装胶体可为一般非透光材质或光学穿透材质。10.如申请专利范围第1项所述之多晶片模组封装结构,其中该导电胶体系利用点胶方式形成于该第一导线架与该第二导线架之间且于该第二晶片之侧边。11.如申请专利范围第1项所述之多晶片模组封装结构,其中更包括一封装胶体包覆上述所有元件,仅露出该第二导线架之表面安装垫片。12.一种多晶片模组封装结构之制造方法,其系包括下列步骤:提供一第一导线架,其系具有第一表面及第二表面;在该第一导线架之第二表面安装至少一第二晶片,使其经由复数个导电接点与该第一导线架形成电性相接;在该第一导线架之第二表面安装至少一第一晶片,使其经由复数个导电接点与该第一导线架形成电性相接;将该第二晶片及其上之该第一导线架与第一晶片安装至一第二导线架;在该第一导线架与该第二导线架之间形成有导电胶体,以导通该二导线架;以及进行一封装步骤,使一封装胶体包覆该第一导线架、第一晶片、第二晶片、导电胶体及部份之第二导线架,并露出该第二导线架的表面安装垫片,以作为对外接点。13.如申请专利范围第12项所述之制造方法,其中在该第一导线架之第一表面及第二表面各设有复数个导电接点,使其分别与该第一晶片及该第二晶片形成电连接。14.如申请专利范围第12项所述之制造方法,其中该第二导线架系可为一有机印刷电路基板。15.如申请专利范围第12项所述之制造方法,其中该第一晶片及第二晶片可为主动元件或被动元件。16.如申请专利范围第12项所述之制造方法,其中该第一导线架及该第二导线架之表面系经过一阳极处理或防焊漆处理。17.如申请专利范围第12项所述之制造方法,其中该封装胶体可为一般非透光材质或光学穿透材质。18.如申请专利范围第12项所述之制造方法,其中该导电胶体系利用点胶方式形成于该第一导线架与该第二导线架之间且于第二晶片之侧边。19.如申请专利范围第12项所述之制造方法,其中该第一晶片与第二晶片系以覆晶方式分别安装在该第一导线架之第一表面与第二表面上。图式简单说明:第一(a)图及第一(b)图为本发明之多晶片模组封装结构的结构示意图。第二(a)图至第二(g)图为本发明于制作多晶片模组封装结盖之各步骤构造剖视图。第三图为本发明堆叠二组多晶片模组之封装结构示意图。 |
