| 摘要 |
本发明系有关一种半导体记忆装置及其制造方法，其系于具有记忆胞区域及周边电路区域之半导体记忆装置中，于记忆胞区域形成浅沟以提升良率；于周边电路部中，尤其是高电压电晶体区域形成深沟以提高元件分离耐压。其方法系于记忆胞区域中，形成配置有电荷蓄积绝缘膜即ONO膜15之复数个记忆胞电晶体，将使用在该电晶体之元件分离沟6形成为浅细状；于周边电路区域中，配置构造不同于记忆胞区域中之ONO膜15之闸极绝缘膜16、17，并形成高压电用及低压电用等两种电晶体，其中至少将使用在高电压用电晶体之元件分离沟23形成为深粒状，藉此使记忆胞区域之集成度与良率提升，并确保周边电路部之耐压。 |
