| 主权项 |
1.一种唯读记忆体(ROM)补救电路,包含:一个有多个储存格的ROM储存格阵列,每一个储存格在经由多条字组线WLC_1C-WLC_nC中之一条对应字组线输入之资料的控制下储存经由多条位元线BLC_1C-BLC_nC中之一条对应位元线所输入的资讯;用于从作用在一测试模式中之数个位址中侦测对应到该ROM储存格阵列内之一失效储存格的行与列位址并依据所侦得之结果分别产生错误侦测信号的行位址侦测装置与列位址侦测装置;和因应来自该行与列位址侦测装置的错误侦测信号来以对应该ROM储存格阵列中之一不同储存格的不同行与列位址取代对应该ROM储存格阵列中之失效储存格的行与列位址的行位址转换装置与列位址转换装置,其中该不同之储存格是被存入与该失效储存格在失效前之正常资讯相同的资讯。2.如申请专利范围第1项所述之ROM补救电路,其中该行位址转换装置包含:错误位址信号产生装置,用来产生两相反准位之第1与第2错误位址信号,来反应来自该行位址侦测装置的错误侦测信号;和行位址选择装置,用来从来自该错误位址信号产生装置的第1与第2错误位址信号选出一个错误位址信号以反应来自该行位址侦测装置的错误侦测信号,并将所选到之错误位址信号输出为对应在该ROM储存格阵列内之不同储存格的行位址,其中该不同之储存格是被存入与该失效之储存格在失效前所存之正常资讯相同的资讯。3.依据申请专利范围第2项所述之ROM补救电路,其中,该列位址转换装置具有与该行位址转换装置相同之结构。4.依据申请专利范围第2项所述之ROM补救电路,其中该错误位址信号产生装置包含:一个第1转换器,用来转换来自该行位址侦测装置之错误侦测信号;一个PMOS电晶体,具有一个连接到该第1转换器之输出端的闸门,一个连接到一电压源的源极和一条用来输出第1错误位址信号的漏极;一个NMOS电晶体,具有一个连接到该电压源的闸门,一个连接到接地面的源极和一条连接到该PMOS电晶体之漏极的漏极;一个保险丝,连接该PMOS电晶体与NMOS电晶体两漏极以便防止来自该PMOS电晶体之漏极的第1错误位址信号被传入该NMOS电晶体之漏极内;和一个第2转换器,用来转换来自该PMOS电晶体之漏极的第1错误位址信号并将此转换过之信号输出为第2错误位址信号。5.依据申请专利范围第2项所述之ROM补救电路,其中该行位址选择装置包含:一个PMOS电晶体,具有一个用于自该行位址侦测装置输入该错误侦测信号的闸门,一条自该错误位址信号产生装置输入该第1错误位址信号的漏极,和一个用于将经由该PMOS电晶体之漏极所输入之第1错误位址信号在该PMOS电晶体被打开时输出为该行位址;和一个NMOS电晶体;具有一个用于自该行位址侦测装置输入该错误侦测信号之闸门,一条用于自该错误位址信号产生器输入该第2错误位址信号的漏极和一个用于将经由该NMOS电晶体之漏极所输入之第2错误位址信号在该NMOS电晶体被打开时输出为该行位址。第1图是一传统ROM补救电路的详细电路方块图;第2图是在第1图中之传统ROM补救电路的一ROM储存格阵列的详细电路方块图;第3图是在第1图中之传统ROM补救电路内的行位址侦测器的详细电路方块图;第4图是本发明之ROM补救电路的方块图;第5图是在第4图中之ROM补救电路内的行位址转换器的详 |
