半导体记忆胞体及其制造方法

摘要

本发明的目的为提出一种半导体记忆胞体﹐其能保证每一个储存电极能有一个很大的表面积﹐而使储存电极和胞体平板电极间所形成电容部分﹙电容器﹚之电容量得以增加﹐换句话说﹐就是大大的增加记忆胞体的电容量﹐并也提供一种制造半导体记忆胞体之方法。储存电极是设计成一个具有倾斜度的斜面。一个半导体的记忆胞体通常都是利用加电压到一条字元线﹐以启动这一条字元线﹐而被选择出来的。因此得以从这个所选的半导体记忆胞体上读出或写进讯息。而这份讯息便是经由所相对应的位元线﹐由记忆胞体外侧被转移到一个相对的记忆胞体里。相反的﹐讯息也可以被传到外侧来。记忆胞体对其讯息的记忆能力﹐是利用储存在电容器内的电荷完成﹐而电容器则是由储存电极和胞体平板电极所构成。因此﹐如果电容器的电容越大﹐则记忆胞体的效能就越好。

主权项

1. 一种半导体记忆胞体,其具有:一个制做在半导体基底上的储存电极;一个制做在上述储存电极上的绝缘层;及一个制做在上述绝缘层上的胞体平板电极;上述储存电极具有一个与半导体基底之主平面的指向呈三维关系的形状。2. 一种半导体记忆胞体,其具有:一个制做在半导体基底上的储存电极;一个制做在上述储存电极上的绝缘层;及一个制做在上述绝缘层上的胞体平板电极;上述储存电极具有在对角方向上倾斜、而且是向上地朝向半导体基底主平面方向的平面。3. 根据申请专利范围第1或2项所述之半导体记忆胞体,其中,上述储存电极之形状系由直接位在上述储存电极下方的内层绝缘层之形状决定。4. 根据申请专利范围第2项所述之半导体记忆胞体,其中,上述储存电极具有一个范围在0@bs3至90@bs3内、在对角方向上倾斜、而且向上地朝向半导体基底主平面方向的平面。5. 根据申请专利范围第2项所述之半导体记忆胞体,其中,上述储存电极具有一个大约呈45@bs3之对角倾斜、而且向上地朝向半导体基底主平面方向的平面。6.一种半导体记忆胞体,其具有:一个制做在半导体基底上的储存电极;一个制做在上述储存电极上的绝缘层;一个制做在上述绝缘薄层上的胞体平板电极;一条用来选择上述储存电极的字元线;及一条可以自上述储存电极中,用来写入及读出讯息的位元线;制做在上述位元线上的储存电极具有一个与半导体基底之主平面的方向呈三维关系的形状。7. 一种半导体记忆胞体,其具有:一个制做在半导体基底上的储存电极;一个制做在上述储存电极上的绝缘层;多数个制做在上述绝缘薄层上的胞体平板电极;一条分别用来选择上述储存电极的字元线;及一条可以自上述储存电极中,分别用来写入及读出讯息的位元线;分别制做在上述各个相对应位元线上的每一个储存电极,具有在对角方向上倾斜、而且是向上地朝向半导体基底主平面方向的平面。8. 根据申请专利范围第6或7项所述之半导体记忆胞体,其中,上述每一个储存电极的形状,系由一个直接位于上述储存电极下方的内层绝缘层之形状决定。9. 根据申请专利范围第7项所述之半导体记忆胞体,其中,上述储存电极具有一个范围在0@bs3至90@bs3内、在对角方向上倾斜、而且向上地朝向半导体基底主平面方向的平面。10. 根据申请专利范围第7项所述之半导体记忆胞体,其中,上述储存电极具有一个大约呈45@bs3之对角倾斜、而且向上地朝向半导体基底主平面方向的平面。11. 一种半导体记忆胞体之制造方法,其包括下列步骤:一个为半导体基底上互相独立的元件,制做隔离区的步骤;一个制做栅极氧化物层的步骤;一个分别在上述多个栅极氧化物层上,制做字元线的步骤;一个在上述的字元线上,制做第一内层绝缘层的步骤;一个在上述第一内层绝缘层上,规划出位元接点的步骤;一个制做位元线的步骤:一个利用CVD制程,在上述的位元线上,制做第二内层绝缘层的步骤,而第二层内层绝缘层的外形是厚而又倾斜的;及一个在上述第二内层绝缘层上制做储存电极的步骤。12. 根据申请专利范围第11项所述之方法,其中,上述的CVD制程是一个偏压的ECR-CVD制程。图示简单说明:图一 本发明之半导体记忆胞体的一实施例之剖面图,其中,图一(a)是一个沿着图二的A-A直线取下来的截面图,而图一(b)则是一个沿着图二的B-B直线所取下来的截面图。图二 图一中半导体记忆胞体之平面视图;图三 图一(a)中半导体记忆胞体之制造步骤;及