| 摘要 |
本发明系提供一种可缩短总计预先写入期间与写入期间之写入时间之非挥发性半导体记忆装置。本发明具备：第1、第2非挥发性半导体记忆胞(M)；及写入控制电路(3～8)，其同时对第1、第2记忆胞施加复数的写入脉冲而进行写入。写入控制电路(3～8)系对第1、第2记忆胞，不依该等之写入状态，同时施加第1预先写入脉冲，施加后，对第1、第2记忆胞，不依该等之写入状态，同时施加第2预先写入脉冲，其系仅较第1预先写入脉冲高第1电位差。此后，于第1、第2记忆胞，同时拥有较第2预先写入脉冲为低之初期电压，每较第1电位差小之第2电位差，施加大致该电压渐高的写入脉冲列。 |
