主权项 |
1.一种画素阵列结构,适用于一液晶显示面板,该画素阵列结构至少包括多数条资料配线、多数条与该些资料配线交错配置之扫瞄配线、多数个藉由该些资料配线与该些扫瞄配线驱动之电晶体,以及多数个由该些电晶体控制之画素电极,其特征在于每一该些扫瞄配线包括:一第一子扫瞄配线,与对应之该些资料配线交错但不互相电性连接;多数个接触部,分布于该第一子扫瞄配线上至少二互相分离之区域,并与该第一子扫瞄配线电性连接;以及一第二子扫瞄配线,经由该些接触部而与该第一子扫瞄配线电性连接。2.如申请专利范围第1项所述之画素阵列结构,其中该些接触部分别位于对应之该些电晶体的通道周围一处上方。3.如申请专利范围第1项所述之画素阵列结构,其中该些接触部分别位于对应之该些电晶体的通道两侧。4.如申请专利范围第1项所述之画素阵列结构,其中该第一子扫瞄配线与对应之该些电晶体的闸极系由同一导体层所构成。5.如申请专利范围第1项所述之画素阵列结构,其中该第二子扫瞄配线与该些资料配线系由同一导体层所构成。6.如申请专利范围第1项所述之画素阵列结构,其中该第二子扫瞄配线与该些资料配线系分别由不同导体层所构成。7.如申请专利范围第1项所述之画素阵列结构,其中该些电晶体包括金属氧化半导体电晶体与薄膜电晶体其中之一。8.一种半导体元件阵列结构,包括:多数条资料配线;多数条扫瞄配线,与该些资料配线交错配置,每一该些扫瞄配线包括:一第一子扫瞄配线,与对应之该些资料配线交错但不互相电性连接;多数个接触部,分布于该第一子扫瞄配线上至少二互相分离之区域,并与该第一子扫瞄配线电性连接;一第二子扫瞄配线,经由该些接触部而与该第一子扫瞄配线电性连接;以及多数个电晶体,藉由该些资料配线与该些扫瞄配线驱动。9.如申请专利范围第8项所述之半导体元件阵列结构,其中该些接触部分别位于对应之该些电晶体的通道周围一处上方。10.如申请专利范围第8项所述之半导体元件阵列结构,其中该些接触部分别位于对应之该些电晶体的通道两侧。11.如申请专利范围第8项所述之半导体元件阵列结构,其中该第一子扫瞄配线与对应之该些电晶体的闸极系由同一导体层所构成。12.如申请专利范围第8项所述之半导体元件阵列结构,其中该第二子扫瞄配线与该些资料配线系由同一导体层所构成。13.如申请专利范围第8项所述之半导体元件阵列结构,其中该第二子扫瞄配线与该些资料配线系分别由不同导体层所构成。14.如申请专利范围第8项所述之半导体元件阵列结构,其中该些电晶体包括金属氧化半导体电晶体与薄膜电晶体其中之一。图式简单说明:第1图绘示为习知液晶面板之画素阵列结构的局部电路图。第2A、2B、2C图绘示为本发明三种较佳实施例之画素阵列结构的局部电路图。第3图绘示为根据本发明一较佳实施例之画素阵列结构的布局示意图。 |