| 主权项 |
1.一种卷带电路基板,包括: 一基膜,至少一接触窗形成于部分该基膜上; 一第一线路图案层,形成于至少部分该基膜之一第 一表面上;以及 至少一第二线路图案层,形成于至少部分该基膜之 一第二表面,且经由该接触窗电性连接至形成于该 第一表面上之一端子。 2.如申请专利范围第1项所述之卷带电路基板,其中 该第一线路图案层的导线之一与该第二线路图案 层的导线之一互相重叠。 3.如申请专利范围第2项所述之卷带电路基板,其中 该第一线路图案层与该第二线路图案层系藉由至 少一保护膜而密封。 4.如申请专利范围第3项所述之卷带电路基板,其中 该保护膜系由系由抗焊材所制成。 5.如申请专利范围第3项所述之卷带电路基板,其中 当该第二线路图案层之数量为二或更多时,一绝缘 膜系形成于该些第二线路图案层之间,以使该些第 二线路图案层互相电性绝缘。 6.如申请专利范围第5项所述之卷带电路基板,其中 该绝缘膜系由抗焊材所制成。 7.如申请专利范围第1项所述之卷带电路基板,其中 该第二线路图案层的线路系位于该第一线路图案 层的线路之间。 8.如申请专利范围第7项所述之卷带电路基板,其中 该第一线路图案层与该第二线路图案层系藉由至 少一保护膜而密封。 9.如申请专利范围第8项所述之卷带电路基板,其中 该保护膜系由抗焊材所制成。 10.如申请专利范围第8项所述之卷带电路基板,其 中当该第二线路图案层之数量为二或更多时,一绝 缘膜系形成于该些第二线路图案层之间,以使该些 第二线路图案层互相电性绝缘。 11.如申请专利范围第10项所述之卷带电路基板,其 中该绝缘膜系由抗焊材所制成。 12.如申请专利范围第11项所述之卷带电路基板,其 中该第一线路图案层之导线与该第二线路图案层 之导线不互相重叠。 13.如申请专利范围第1项所述之卷带电路基板,其 中该接触窗系形成为一或多列。 14.如申请专利范围第1项所述之卷带电路基板,其 中该第二表面系相对于该基膜之该第一表面。 15.如申请专利范围第1项所述之卷带电路基板,其 中该基膜系由绝缘材料所制成。 16.如申请专利范围第1项所述之卷带电路基板,其 中该第二线路图案层经由填充于该接触窗之导体 材料而电性连接至形成于该第一表面上之该端子 。 17.一种半导体晶片封装,包括: 一卷带电路基板,包括: 一基膜,至少一接触窗形成于部分该基膜上; 一第一线路图案层,形成于至少部分该基膜之一第 一表面上; 至少一第二线路图案层,形成于至少部分该基膜之 一第二表面,且经由该接触窗电性连接至形成于该 第一表面上之一端子;以及 一半导体晶片,该半导体晶片之主表面上包括形成 有接合部的多数个电极垫,其中该半导体晶片系经 由该接合部而接合至该第一线路图案层及该第一 表面上该第二线路图案层的该端子,以使该半导体 晶片装设于该卷带电路基板上。 18.如申请专利范围第17项所述之半导体晶片封装, 其中该第一线路图案层的导线之一与该第二线路 图案层的导线之一互相重叠。 19.如申请专利范围第18项所述之半导体晶片封装, 其中该接合部系晶片凸块。 20.如申请专利范围第19项所述之半导体晶片封装, 其中当该第二线路图案层之数量为二或更多时,一 绝缘膜系形成于该些第二线路图案层之间,以使该 些第二线路图案层互相电性绝缘。 21.如申请专利范围第20项所述之半导体晶片封装, 其中该绝缘膜系由抗焊材所制成。 22.如申请专利范围第18项所述之半导体晶片封装, 更包括一密封部,其系以绝缘密封树脂密封该卷带 电路基板与该半导体晶片之间的电性连接。 23.如申请专利范围第17项所述之半导体晶片封装, 其中该第二表面系相对于该基膜之该第一表面。 24.如申请专利范围第17项所述之半导体晶片封装, 其中该基膜系由绝缘材料所制成。 25.如申请专利范围第24项所述之半导体晶片封装, 其中该第二线路图案层经由填充于该接触窗之导 体材料而电性连接至形成于该第一表面上之该端 子。 26.一种液晶显示器封装,包括: 一卷带电路基板,包括: 一基膜,至少一接触窗形成于部分该基膜上; 一第一线路图案层,形成于至少部分该基膜之一第 一表面上; 至少一第二线路图案层,形成于至少部分该基膜之 一第二表面,且经由该接触窗电性连接至形成于该 第一表面上之一端子; 一半导体晶片,该半导体晶片之主表面上包括形成 有接合部的多数个电极垫,其中该半导体晶片系经 由该接合部而接合至该第一线路图案层及该第一 表面上该第二线路图案层的该端子,以使该半导体 晶片装设于该卷带电路基板上;以及 一液晶显示面板,包括形成于该液晶显示面板之主 表面上的至少一面板图案,其中该液晶显示面板系 经由一导体膜而接合至至少一该第二线路图案层 。 27.如申请专利范围第26项所述之液晶显示器封装, 其中该导体膜系一异方性导电膜。 28.如申请专利范围第26项所述之液晶显示器封装, 其中该第一线路图案层的导线之一与该第二线路 图案层的导线之一互相重叠。 29.如申请专利范围第28项所述之液晶显示器封装, 其中该接合部系晶片凸块。 30.如申请专利范围第29项所述之液晶显示器封装, 其中当该第二线路图案层之数量为二或更多时,一 绝缘膜系形成于该些第二线路图案层之间,以使该 些第二线路图案层互相电性绝缘。 31.如申请专利范围第30项所述之液晶显示器封装, 其中该绝缘膜系由抗焊材所制成。 32.如申请专利范围第28项所述之液晶显示器封装, 更包括一密封部,其系以绝缘密封树脂密封该卷带 电路基板与该半导体晶片之间的电性连接。 33.如申请专利范围第26项所述之液晶显示器封装, 其中该第二表面系相对于该基膜之该第一表面。 34.如申请专利范围第26项所述之液晶显示器封装, 其中该基膜系由绝缘材料所制成。 35.如申请专利范围第26项所述之液晶显示器封装, 其中该第二线路图案层经由填充于该接触窗之导 体材料而电性连接至形成于该第一表面上之该端 子。 图式简单说明: 图1绘示为一习知卷带电路基板的局部示意图。 图2绘示为一习知用于半导体晶片封装之卷带承载 器封装的局部剖面图。 图3a与3b绘示为可装设于一习知卷带承载器封装上 之半导体晶片上所形成之电极垫的配置的上视图 。 图4绘示为本发明一实施例之卷带电路基板的上视 图。 图5a与5b绘示为本发明一实施例之半导体晶片封装 中卷带承载器封装的局部剖面图。 图6a与6b绘示为可装设于本发明一实施例之卷带承 载器封装的半导体晶片上所形成之电极垫的配置 的上视图。 图7绘示为本发明一实施例之卷带电路基板的外引 脚的示意图。 图8与9绘示为本发明一实施例之卷带电路基板的 外引脚的局部剖面图。 图10绘示为图7中沿H-H'线之剖面图。 |
