| 主权项 |
1.一种单侧封装,包含:一单一基片;一电感线圈,位于该单一基片之一表面;以及一积体电路半导体晶片,也位于该单一基片之一表面,并有至少一端子垫片电连接至电感线圈之至少一部份。2.根据申请专利范围第1项之单侧封装,其中该积体电路半导体晶片有至少二端子垫片,积体电路半导体晶片之二端子垫片之一予以电连接至电感线圈之一端部,积体电路半导体晶片之二端子垫片之另一予以电连接至电感线圈之另一端部。3.根据申请专利范围第2项之单侧封装,其中该积体电路半导体晶片之二端子垫片均位于积体电路半导体晶片之一顶面,积体电路半导体晶片之一底面部份予以连接至单一基片之一表面。4.根据申请专利范围第3项之单侧封装,其中该单一基片为一FR4环氧树脂玻璃基片。5.根据申请专利范围第4项之单侧封装,其中该该电感线圈包含有一种线圈构形。6.根据申请专利范围第1项之单侧封装,其中该积体电路半导体晶片为一发射器,电感线圈为一供发射器之发射天线。7.根据申请专利范围第1项之单侧封装,其中该积体电路半导体晶片为一接收器,电感线圈为一供接收器之接收天线。8.根据申请专利范围第1项之单侧封装,其中该积体电路半导体晶片在电感线圈之最内圈内位于该单一基片之一表面。9.根据申请专利范围第8项之单侧封装,其中该电感线圈之一内端部份位于靠近积体电路半导体晶片之一侧面。10.根据申请专利范围第1项之单侧封装,其中该积体电路半导体晶片位于及附着至单一基片之一表面之一部份,单一基片有一实际矩形构形,及一塑胶包封层位于及仅覆盖积体电路半导体晶片及与其连接之打线接合。11.一种形成单侧电子封装之方法,包含下列步骤:提供一单一基片;在该单一基片之一表面形成一电感线圈;以及将一积体电路半导体晶片安装在单一基片之一表面,并有至少一端子垫片电连接至电感线圈之至少一部份。12.根据申请专利范围第11项之方法,其中该积体电路半导体晶片有至少二端子垫片,积体电路半导体晶片之二端子垫片之一予以电连接至电感线圈之一端部,积体电路半导体晶片之二端子垫片之另一予以电连接至电感线圈之另一端部。13.根据申请专利范围第12项之方法,其中该积体电路半导体晶片之二端子垫片均位于积体电路半导体晶片之一顶面,积体电路半导体晶片之一底面部份予以连接至单一基片之一表面。14.根据申请专利范围第13项之方法,其中该单一基片为一FR4环氧树脂玻璃基片。15.根据申请专利范围第14项之方法,其中该电感线圈包含有一种线圈构形。16.根据申请专利范围第11项之方法,其中该积体电路半导体晶片为一发射器,电感线圈为一供发射器之发射天线。17.根据申请专利范围第11项之方法,其中该积体电路半导体晶片为一接收器,电感线圈为一供接收器之接收天线。18.根据申请专利范围第11项之方法,其中该积体电路半导体晶片在电感线圈之最内圈内位于该单一基片之一表面。19.根据申请专利范围第18项之方法,其中该电感线圈之一内端部份位于靠近积体电路半导体晶片之一侧面。20.根据申请专利范围第11项之方法,其中该积体电路半导体晶片位于及附着至单一基片之一表面之一部份,单一基片有一实际矩形构形,及一塑胶包封层位于及仅覆盖积体电路半导体晶片及与其连接之打线接合。图式简单说明:第一图为本发明之矩形单侧封装之顶面,在顶面形成一电感线圈金属图案后,及在将一积体电路半导体晶片安装在其上前之顶视图。第二图为本发明之实际正方形单侧封装之顶面,在顶面形成一电感线圈金属图案后,及在将一积体电路半导体晶片安装在其上前之顶视图。第三图为相似于第一图之顶视图,但在一积体电路半导体晶片在电感线圈内安装在顶面,及在积体电路半导体晶片之选定端子垫片与电感线圈之端部之间形成电连接后之顶视图。第四图为相似于第三图之顶视图,但在一积体电路半导体晶片在电感线圈内安装在顶面部份,及在积体电路半导体晶片之选定端子垫片与电感线圈之端部之间形成电连接后之顶视图。第五图为本发明之第三图或第四图之单侧封装之侧视图,积体电路半导体晶片及至其之打线接合电连接覆盖有一塑胶包封涂层覆盖物,藉以保护积体电路半导体及其电连接。 |
