| 主权项 |
1.一种在半导体基板上制造电容的方法,该方法至少包含:形成第一介电层于该半导体基板上;蚀刻该第一介电层以形成一接触孔于其中;形成第一多晶矽层于该第一介电层与该接触孔上;形成堆叠层于该第一多晶矽层之上,该堆叠层至少包含第一副层、第二副层与第三副层,该第一副层在一特定蚀刻条件下的蚀刻速率较其他副层为低,并且位于该堆叠层顶端;蚀刻该堆叠层与该第一多晶矽层;于该特定蚀刻条件下蚀刻该堆叠层,其中该第一副层、该第二副层与该第三副层在该特定蚀刻条件下有不同的蚀刻速率;形成第二多晶矽层以覆盖该堆叠层、部份该第一多晶矽层与部份的该第一介电层;蚀刻该第二多晶矽层以暴露出该堆叠层的该第一副层与部份的该第一介电层;去除该堆叠层以形成该电容的第一储存电极;形成第二介电层于该第一储存电极的表面;及形成导电层于该第二介电层之上,作为该电容的第二储存电极。2.如申请专利范围第1项之方法,更包含在形成上述第二介电层之前去除该第一介电层的步骤。3.如申请专利范围第1项之方法,其中上述堆叠层中的第一副层为NSG(未掺杂的矽玻璃)层。4.如申请专利范围第3项之方法,其中上述堆叠层中的第二副层可采用硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)或硼矽玻璃(BSG)为材质。5.如申请专利范围第3项之方法,其中上述堆叠层中的第三副层可采用硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)或硼矽玻璃(BSG)为材质。6.如申请专利范围第1项之方法,其中上述第一介电层为氮化矽层。7.如申请专利范围第1项之方法,其中上述用以蚀刻该堆叠层之特定蚀刻条件包含氟化氢蒸气或氟化氢溶液。8.如申请专利范围第1项之方法,其中上述之堆叠层乃以氟化氢溶液去除。9.如申请专利范围第1项之方法,其中上述用以蚀刻该第二多晶矽层之蚀刻剂可采用SiCl4/Cl2.BCl3/Cl2.HBr/Cl2/O2.HBr/O2.Br2/SF6或SF6。10.如申请专利范围第1项之方法,其中上述之第二介电层可采用五氧化二钽(Ta2O5)、BST、由氧化矽、氮化矽与氧化矽组成的三重薄膜或由氮化矽与氧化矽组成的复合薄膜为材质。11.一种在半导体基板上制造类阶型电容的方法,该方法至少包含:形成第一介电层于该半导体基板上;蚀刻该第一介电层以形成一接触孔于其中;形成第一多晶矽层于该第一介电层与该接触孔上;形成堆叠层于该第一多晶矽层之上,该堆叠层至少包含BPSG层形成于该第一多晶矽层之上,PSG层形成于该BPSG层之上,BSG层形成于该PSG层之上,以及NSG层形成于该BSG层之上,该NSG层的蚀刻速率较该PSG、BSG及BPSG层为低;蚀刻该堆叠层与该第一多晶矽层;于该特定蚀刻条件下蚀刻该堆叠层,其中该BPSG层的蚀刻速率较该PSG层为高,该PSG层的蚀刻速率较该BSG层为高;形成第二多晶矽层以覆盖该堆叠层、部份该第一多晶矽层与部份的该第一介电层;蚀刻该第二多晶矽层以暴露出该堆叠层的该NSG层与部份的该第一介电层;去除该堆叠层以形成该电容的第一储存电极;形成第二介电层于该第一储存电极的表面;并形成导电层于该第二介电层之上,作为该电容的第二储存电极。12.如申请专利范围第11项之方法,更包含在形成上述第二介电层之前去除该第一介电层的步骤。13.如申请专利范围第11项之方法,其中上述第一介电层为氮化矽层。14.如申请专利范围第11项之方法,其中上述用以蚀刻该堆叠层之特定蚀刻条件包含氟化氢蒸气或氟化氢溶液。15.如申请专利范围第11项之方法,其中上述之堆叠层乃以氟化氢溶液去除。16.如申请专利范围第11项之方法,其中上述用以蚀刻该第二多晶矽层之蚀刻剂可采用SiCl4/Cl2.BCl3/Cl2.HBr/Cl2/O2.HBr/O2.Br2/SF6或SF6。17.如申请专利范围第11项之方法,其中上述之第二介电层可采用五氧化二钽(Ta2O5)、BST、由氧化矽、氮化矽与氧化矽组成的三重薄膜或由氮化矽与氧化矽组成的复合薄膜为材质。18.一种复式类阶形电容形成于半导体基板上,该电容至少包含:第一储存电极,以类阶形的截面形状之结构增加其表面积,该第一储存电极包含第一导电结构形成于该半导体基板上,以及该类阶形结构形成于该第一导电结构之上作为第二导电结构,该类阶形结构中包含许多交替连接的垂直柱与水平臂,而以其中二垂直柱分别连接于该第一导电结构之上;一介电层,贴合地覆盖在该第一储存电极的表面,以及;第二储存电极,贴合地接触该介电层。19.如申请专利范围第18项之电容,其中上述之介电层采用五氧化二钽(Ta2O5)为材质。20.如申请专利范围第18项之电容,其中上述之介电层采用BST为材质。21.如申请专利范围第18项之电容,其中上述之介电层采用PZT为材质。22.如申请专利范围第18项之电容,其中上述之介电层采用由氧化矽、氮化矽与氧化矽组成的三重薄膜为材质。23.如申请专利范围第18项之电容,其中上述之介电层采用由氮化矽与氧化矽组成的复合薄膜为材质。24.如申请专利范围第18项之电容,其中上述之第一储存电极采用掺杂的多晶矽为材质。25.如申请专利范围第18项之电容,其中上述之第一储存电极采用同步掺杂的多晶矽为材质。26.如申请专利范围第18项之电容,其中上述之第二储存电极采用掺杂的多晶矽为材质。27.如申请专利范围第18项之电容,其中上述之第二储存电极采用同步掺杂的多晶矽为材质。图式简单说明:第一图为半导体晶片的剖面图,显示在半导体基板上形成闸极结构、字元线与位元线。第二图为半导体晶片的剖面图,显示在半导体基板上形成第一介电层、第二介电层、第三介电层与多晶矽层的步骤。第三图为半导体晶片的剖面图,显示在多晶矽层上形成堆叠层的步骤。第四图为半导体晶片的剖面图,显示定义储存电极的步骤。第五图为半导体晶片的剖面图,显示蚀刻堆叠层的步骤。第六图为半导体晶片的剖面图,显示于堆叠层表面上形成一层薄的多晶矽层的步骤。第七图为半导体晶片的剖面图,显示蚀刻多晶矽层的步骤。第八图为半导体晶片的剖面图,显示去除堆垒层的步骤。第九图为半导体晶片的剖面图,显示去除第三介电层的步骤。第十图为半导体晶片的剖面图,显示沿着多晶矽层表面形成一层薄的介电层以及导电层的步骤。第十一图到第十五图显示储存电极各种不同的形式。 |
