发明名称 METHOD FOR PATTERNING A SUBSTRATE FOR PLANARIZATION
摘要 본 명세서에 개시하는 기술은 고분해능 컨택 개구, 슬롯, 트렌치, 및 기타 피처를 형성하기 위해 패턴 밀도를 증가시키는 것을 포함한다. 등각 스페이서가 2개층 또는 3개층 맨드렐(다층) 또는 기타 릴리프 피처 상에 도포된다. 이에 등각적 스페이서가 그 맨드렐 주위를 둘러싸고 또한 하부층 상에도 퇴적된다. 측벽 스페이서 사이의 갭 또는 공간을 충전하기 위해 충전 재료가 퇴적된다. 그런 다음 CMP 평탄화 단계가 기판 스택 재료를 2개층 또는 3개층 맨드렐의 재료 계면에 이르게 제거하는데, 맨드렐의 중간부 또는 하부 재료가 CMP 정지 재료가 된다. 본 기술은 본질적으로 측벽 스페이서의 상부와 같은 라운드형 피처를 없애거나 제거하여, 균일하게 에칭되며 하부층에 전사될 수 있는 평면의 상면을 갖는 스페이서 재료를 제공한다.
申请公布号 KR20160117579(A) 申请公布日期 2016.10.10
申请号 KR20167024306 申请日期 2015.02.17
申请人 TOKYO ELECTRON LIMITED 发明人 DEVILLIERS ANTON J.
分类号 H01L21/3105;H01L21/02;H01L21/033;H01L21/311 主分类号 H01L21/3105
代理机构 代理人
主权项
地址