| 主权项 |
l.一侦错与改错电路,包含 :一装置,用以接受包含P位元的BCH码字组的输入 ;一错误指标产生装置,用以产生第一与第二二元数位信号的图样,其各代表该BCH码字组的第一与第二错误指标 ;一错误检测寅路,用以接受由该错误指标产生装置的第一与第二数位信号的输入,并产生一信号以指示超过 l位元的多位元错误 :一乘法器装置,用以连续产生二元信号图样,每一信号代表一数a的指数型态aK,其中 =P - l ,P - 2﹒﹒﹒l , 0一图样比较装置,用于依次比较该第一二元数位信号的图样以及该乘法器装置连续产生的二元信号图样,以决定一特定的値,该特定的在値即是乘法器装贸比较连续产生的二元信号图样与该第一二元数位信号图样一致时 値,其指示单一位元错误在接收到的码字组中的位置。2.如申请专利范围第l项所叙述的侦错与改错电路,其中所述的用以接受包含P位元的BCH码字组的该装置,包含一缓冲器。3.如申请专利范围第I项所叙述的侦错与改错电路,其中所述的错误指标产生装置包含一第一除法器电路,用以将该收到的BCH码字组除以一第一多项式,以及一第二除法器电路,用以将该收到的BCH码字组除以第二多项式。4.如申请专利范围第3项所述的侦错与改错电路,其中P = 40时,该第一多项式为1+ X + X ,而该第二多项式则为 1+X+ X + X +X 。5.如申请专利范围第I项之侦错与改错电路,其中所述的错误检测装置又包含一决定(S1)3* S3是否为0的装置。6.如申请专利范围第l项之侦错与改错电路,其中所述的乘法器装置又包含一将该指数型式a乘以a- 的装置。7.一侦错与改错电路包含 :一用以接收BCH码字组的装置 ;一用以产生接收到BCH码字组的错误指标的二元信号图样的装置;一用以连体产生二元信号图样,每一图样对应一数a的连续次幕 ;一比较装置,用以比较该错误指标的二元信号图样以及该a的连续次幂的二元信号图样,在比较出a的连续次幂的二元信号图样之一与该错误指标的图样相同时,产生一信号,此时a的次幂即为该接收到的BCH码字组中错误位元的位置 ;以及一改错装置,接收来自比较装置的信号与码字组中的错误位元做逻辑运算,以达改错的目的。8.一改正在藉通信号道中传送的BCH码字组中发生的单一位元错误的方法,包含下列步骤 :产生BCH码字组错误指标的二元信号图样; 依次产生一数a的各连续次幂的二元信号图样,a为盖洛氏场的一质元 ;比较该错误指标的二元信号图样与该a的各连续次幂的二元信号图样,以得到一特定的二元信号图样,即在a的某一特定次幂时的二元信号图样与该错误指标二元信号图样相同者,该特定次幂即为单一位元错误的位元位置,此时产生一信号 ;接收该信号与BCH码字组中的单一错误位元逻辑运算以改错。图示简单说明 :图一为采用BCH码传输资料的数位式通信通道的示意图。图二则为如本发明说明的实施例中,一用于如图一所示的通信通道中的侦错与改错电路。图三则说明如图二所示的侦错与改错电路中的错误检测电路。图四A别说明如图二所示的侦错与改错电路中的第一错误指标产生器。图四B别说明如图二所示的侦错与改错电路中的第二错误指标产生器。图五则说明如图二所示的侦错与改错电路中的a 乘法器。 |
