发明名称 |
数字小数分频器及其分频方法 |
摘要 |
本发明公开了一种数字小数分频器,包括PRBS生成器、扩展频偏表、N/N+1分频比模块、瞬时分频比模块、脉冲计数控制模块和配置接口;PRBS生成器的输出端连接到N/N+1分频比模块的输入端,N/N+1分频比模块的输出端连接到加法器的第一输入端,扩展频偏表的输出端连接到加法器的第二输入端,加法器的输出端连接到瞬时分频比模块的输入端,瞬时分频比模块的输出端连接到脉冲计数控制模块的第一输入端,脉冲计数控制模块的第一输出端分别连接到PRBS生成器和扩展频偏表的使能控制端,脉冲计数控制模块的第二输入端为脉冲信号Fin输入端,脉冲计数控制模块的第二输出端为脉冲信号Fout输出端。本发明能够产生任意小数的分频系数,适应高小数精度的分频需求,抗干扰性能好。 |
申请公布号 |
CN106549667A |
申请公布日期 |
2017.03.29 |
申请号 |
CN201510609622.9 |
申请日期 |
2015.09.22 |
申请人 |
大唐半导体设计有限公司 |
发明人 |
仲智刚;刘迪军;刘光军;齐亮;雷海燕 |
分类号 |
H03L7/18(2006.01)I;H03K23/64(2006.01)I;H03M3/00(2006.01)I |
主分类号 |
H03L7/18(2006.01)I |
代理机构 |
北京安信方达知识产权代理有限公司 11262 |
代理人 |
李红爽;栗若木 |
主权项 |
一种数字小数分频器,其特征在于,包括:伪随机比特序列PRBS生成器、扩展频偏表、N/N+1分频比模块、瞬时分频比模块、脉冲计数控制模块和配置接口;所述PRBS生成器的输出端连接到所述N/N+1分频比模块的输入端,所述N/N+1分频比模块的输出端连接到加法器的第一输入端,所述扩展频偏表的输出端连接到所述加法器的第二输入端,所述加法器的输出端连接到所述瞬时分频比模块的输入端,所述瞬时分频比模块的输出端连接到所述脉冲计数控制模块的第一输入端,所述脉冲计数控制模块的第一输出端分别连接到所述PRBS生成器和扩展频偏表的使能控制端,所述脉冲计数控制模块的第二输入端为脉冲信号Fin输入端,所述脉冲计数控制模块的第二输出端为脉冲信号Fout输出端,所述配置接口分别连接到所述PRBS生成器和扩展频偏表的配置端,所述配置接口还与外部用于配置的主机连接。 |
地址 |
100094 北京市海淀区永嘉北路6号 |