发明名称 半導体集積回路、ラッチ回路およびフリップフロップ回路
摘要 半導体集積回路への書き込み動作とデータ保持能力とを保証しつつ、低消費電力化に有効な技術を提供する。第1ノードと第2ノードとの間に接続された半導体集積回路は、第1〜第4トランジスタによって構成されている。そして、第2ノードの信号が変化するとき、第4トランジスタがオンされ、第2トランジスタのゲートに、第3電位から第4トランジスタの閾値分シフトした電位が与えられるように構成されている。このため、半導体集積回路へのデータを容易に書き込むことができ、かつデータ保持能力を保証することができる。
申请公布号 JPWO2015098017(A1) 申请公布日期 2017.03.23
申请号 JP20150554524 申请日期 2014.12.11
申请人 パナソニックIPマネジメント株式会社 发明人 中西 和幸
分类号 H03K3/356;H03K3/037 主分类号 H03K3/356
代理机构 代理人
主权项
地址