| 摘要 |
半導体基板（ＳＵＢ）は、主表面に凹部（ＣＰ１）および凹部（ＣＰ２）を有している。ｎ+ソース領域（ＳＲ）とｎ+ドレイン領域（ＤＲ）とは、主表面において凹部（ＣＰ１）および凹部（ＣＰ２）を挟んでいる。ｎ+ソース領域（ＳＲ）と凹部（ＣＰ１）との間の主表面に、チャネル形成領域となるｐ-エピタキシャル領域（ＥＰ）およびｐ型ウエル領域（ＷＬ）が形成されている。ゲート電極層（ＧＥ）は、チャネル領域上にゲート絶縁膜（ＧＩ）を介在して形成され、かつ凹部（ＣＰ１）内の素子分離絶縁膜（ＳＩ）上に延びている。凹部（ＣＰ１）および凹部（ＣＰ２）は、凹部（ＣＰ１）および凹部（ＣＰ２）の各々の底部よりも主表面側に突き出した基板凸部（ＣＶ）を挟んで互いに隣合うように配置されている。 |
