一种时钟缓冲器电路和集成电路

摘要

本发明公开一种时钟缓冲器电路和集成电路。时钟缓冲器电路，用于接收输入时钟信号并产生延迟时钟信号，包括：输入电路，接收输入时钟信号并根据输入时钟信号产生输出时钟信号；输出电路，根据输出时钟信号产生延迟时钟信号；第一延迟路径，耦接在所述输入电路和所述输出电路之间；以及第二延迟路径，耦接在输入电路和输出电路之间；其中，输入电路根据控制信号，选择性地将输出时钟信号提供至第一延迟路径和第二延迟路径之间的第一特定延迟路径；输出电路接收穿过第一特定延迟路径的输出时钟信号，并输出延迟时钟信号。本发明所公开的时钟缓冲器电路和集成电路，可以减少操作过程中所消耗的功率。

主权项

一种时钟缓冲器电路，用于接收输入时钟信号并产生延迟时钟信号，其特征在于，包括：输入电路，接收所述输入时钟信号并根据所述输入时钟信号产生输出时钟信号；输出电路，根据所述输出时钟信号产生所述延迟时钟信号；第一延迟路径，耦接在所述输入电路和所述输出电路之间；以及第二延迟路径，耦接在所述输入电路和所述输出电路之间；其中，所述输入电路根据控制信号，选择性地将所述输出时钟信号提供至所述第一延迟路径和所述第二延迟路径之间的第一特定延迟路径；所述输出电路接收穿过所述第一特定延迟路径的所述输出时钟信号，并输出所述延迟时钟信号。