| 摘要 |
반도체 웨이퍼(1)에 있어서 땜납 범프(2)가 마련되어 있는 회로 형성면과는 반대측의 면에 제1 점착 부재(20)를 첩부한 상태에서, 반도체 웨이퍼(1)의 다이싱 영역을 따라, 반도체 웨이퍼(1)의 회로 형성면에 대하여 소정 폭의 절개부를 복수 형성하는 공정과, 제1 점착 부재(20)를, 절개부를 형성한 반도체 웨이퍼(1)에 첩부한 상태에서, 반도체 웨이퍼(1)의 회로 형성면에 제2 점착 부재(30)를 첩부하는 공정과, 반도체 웨이퍼(1)의 회로 형성면에 제2 점착 부재(30)를 첩부한 상태에서, 제1 점착 부재(20)를 박리하는 공정과, 제2 점착 부재(30)를 첩부한 상태에서, 반도체 웨이퍼(1)를 개편화함으로써, 제2 점착 부재(30)와, 제2 점착 부재(30)의 점착면에 첩부된 복수의 반도체 칩(5)을 구비하고, 복수의 반도체 칩은 서로 소정의 간격을 두고 배치되며, 또한 제2 점착 부재의 점착면에 대하여 복수의 반도체 칩(5)의 회로 형성면에 마련되어 있는 땜납 범프(2)의 일부가 첩부되어 있고, 회로 형성면이 노출되어 있는 구조체(7)를 얻는 공정과, 유동 상태에 있는 반도체 봉지용 수지 조성물(40)을 복수의 반도체 칩(5)에 접촉시켜, 복수의 상기 반도체 칩 사이의 간극에 반도체 봉지용 수지 조성물(40)을 충전함과 함께, 반도체 칩(5)의 회로 형성면과, 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)에 의하여 덮어 봉지하는 공정과, 반도체 봉지용 수지 조성물(40)을 경화시키는 공정을 포함한다. |
