METHODS AND APPARATUS FOR CONGESTIONAWARE BUFFERING USING VOLTAGE ISOLATION PATHWAYS FOR INTEGRATED CIRCUIT DESIGNS WITH MULTIPOWER DOMAINS

摘要

제 2 전력 도메인과 연관된 패터닝된 영역들 내의 이러한 버퍼들의 배치를 제한함으로써, 버퍼들 및 버퍼링되는 네트들과 연관된 제 2 전력 도메인과 상이한 제 1 전력 도메인(452)과 연관된 하나 이상의 영역들을 통해 라우팅되는 네트들(412)의 버퍼링을 위한 반도체 장치가 본원에 제공된다. 이것은, 포인트 A로부터 포인트 B로 이동하는 최단 거리에 기초할 뿐만 아니라 반도체 장치 상의 라우팅 혼잡을 고려하여 결정될 버퍼링된 네트들의 라우팅을 제공한다. 결과적으로, 반도체 장치 상의 영역이 혼잡하면, 버퍼링된 네트들이 혼잡을 돌아서(around) 라우팅될 수 있다. 이로써, 집적 회로를 통해 특정 신호에 의해 취해진 경로가 직접적인 루트가 아닐지라도, 경로는 특정 신호가 전송될 필요가 있는 속도를 지원하기 위한 거리를 여전히 가질 수 있다.