| 主权项 |
1.一种在半导体装置测试期间藉积体电路测试器 供应电流至半导体装置之装置,该积体电路测试器 经由介面装置接达该半导体装置之输入/输出(I/O) 端子,该介面装置提供信号路径于该等I/O端子与该 积体电路测试器之间,其中该半导体装置包含一功 率输入端子,用于经由该介面装置所提供之一功率 导体接受供应电流,及其中该半导体装置在施加为 该半导体装置之输入的一时脉信号之一组边缘的 各边缘之后,暂时地增加其对于供应电流之需求, 该供应电流至半导体装置之装置之特征为: 第一装置,用于在该测试期间供应一第一电流到该 功率输入端子; 第二装置,用于在该时脉信号之各该等边缘之后供 应一补充该第一电流之电流脉波到该功率输入端 子,其中该电流脉波之大小系一预测信号及一适应 信号所表示之大小的函数;以及 第三装置,用于调整该适应信号所表示之该大小以 响应呈现于该功率输入端子处之电压, 其中该预测信号所表示之该大小系设定成比例于 一预测量,藉该预测量该半导体装置可在下一个该 等时脉边缘之后增加其功率输入端子处之电流需 求。 2.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该积体电路测试器产生该预测信号。 3.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该电流脉波之大小成比例于该预测信 号及该适应信号所表示之该等大小的乘积。 4.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该适应信号所表示之该大小系呈现在 该功率输入端子处所时间积分之时间变化部分之 电压的函数。 5.如申请专利范围第4项之供应电流至半导体装置 之装置,其中该第三装置包含: 用于滤波之装置,滤波呈现于该功率输入端子处之 电压而产生一成比例于呈现在该功率输入端子处 之电压大小中之变化的大小之滤波电压;以及 用于积分之装置,积分该滤波电压而产生该适应信 号。 6.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该第二装置包含: 一数位至类比转换器,用于接收该预测信号及用于 产生一成比例于该预测信号所表示之大小的类比 信号; 一放大器,具有由该适应信号所控制之增益; 用于在各该等时脉信号边缘之后暂时施加该类比 信号为该放大器之输入的装置,使得该放大器在各 该等时脉信号边缘之后产生一电流脉波,其中该电 流脉波之大小系该类比信号之大小及该适应信号 所表示之该大小的函数。 7.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该第二装置包含: 一放大器; 响应于该预测信号及该适应信号以用于产生一类 比信号之装置,该类比信号具有一大小,该大小系 该预测信号及该适应信号所表示之该等大小的函 数;以及 用于在各该等时脉信号边缘之后暂时施加该类比 信号为该放大器之输入的装置,使得该放大器在各 该等时脉信号边缘之后产生一电流脉波,其中该电 流脉波之大小系该类比信号之大小的函数。 8.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该第二装置包含: 一放大器,具有由该适应信号所控制之增益; 一电容器; 响应于该预测信号以用于在各该等时脉信号边缘 之前充电该电容器至一电容器电压之装置,该电容 器电压系该预测信号所表示之该大小的函数;以及 用于在各该等时脉信号边缘之后暂时连接该电容 器为该放大器之输入的装置,使得该放大器在各该 等时脉信号边缘之后产生一电流脉波,其中该电流 脉波之大小系该电容器电压之大小及该适应信号 所表示之该大小的函数。 9.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该第二装置包含: 一电源供应器,产生一为该预测信号所表示之大小 的函数的电压输出信号; 一放大器,由该电源供应器之该输出信号所供能且 具有一由该适应信号所控制之增益;以及 用于在各该等时脉信号边缘之后暂时施加一类比 信号为该放大器之输入的装置,使得该放大器在各 该等时脉信号之后产生一电流脉波,其中该电流脉 波之大小系该电源供应器之输出信号之电压及该 适应信号所表示之该大小的函数。 10.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该介面装置包含一探针板,以及其中 该第二装置系安装于该探针板之上。 11.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该介面装置包含一探针板,以及其中 该第三装置系安装于该探针板之上。 12.如申请专利范围第1项之供应电流至半导体装置 之装置,其中由该第三装置所提供之回授可调整该 适应信号所表示之大小,以使呈现在该功率输入端 子处之电压中的变化最小化。 13.如申请专利范围第1项之供应电流至半导体装置 之装置,其中该积体电路测试器产生该预测信号, 其中该电流脉波之大小系成比例于该预测信号及 该适应信号所表示之该等大小的乘积,以及 其中由该第三装置所提供之回授可调整该适应信 号所表示之大小,以使呈现在该功率输入端子处之 电压中的变化最小化。 14.如申请专利范围第13项之供应电流至半导体装 置之装置,其中该介面装置包含一探针板,以及其 中该第二及第三装置系安装于该探针板之上。 15.一种半导体装置之测试装置,包含一功率输入端 子及信号端子,该测试装置包含: 一探针卡,包含导电连接结构,用于接触该功率输 入端子及该等信号端子;以及 一补充电流源,具有一输出,电性连接于该连接结 构,用于接触该功率输入端子,该补充电流源之一 输入电性连接于一信号,该信号对应于该等信号端 子之一上之信号中改变所造成之该功率输入端子 所产生的电流中之改变,其中该补充电流源提供补 充电流至该功率输入端子以响应该功率输入端子 所产生之电流中的改变。 16.如申请专利范围第15项之测试装置,进一步包含 一电流感测装置,配置以感测该功率输入端子所产 生的电流中之改变,该电流感测装置提供一对应之 信号至该补充电流源之该输入。 17.如申请专利范围第16项之测试装置,其中该电流 感测装置包含一电流感测耦合器。 18.如申请专利范围第16项之测试装置,其中该电流 感测装置包含一电流变换器。 19.如申请专利范围第16项之测试装置,其中该电流 感测装置系配置透过一电性连接于该功率输入端 子之旁路电容器而感测电流中之改变。 20.如申请专利范围第16项之测试装置,其中该电流 感测装置系配置透过一在该探针卡上电性连接于 该功率输入端子之导电路径而感测电流中之改变 。 21.如申请专利范围第15项之测试装置,其中该补充 电流源包含一放大器。 22.如申请专利范围第15项之测试装置,其中该补充 电流源之该输出系透过一电容器而电性连接于该 功率输入端子。 23.如申请专利范围第15项之测试装置,其中该补充 电流源系配置于该探针卡之上。 24.如申请专利范围第23项之测试装置,其中该探针 卡包含复数个互连的基板。 25.如申请专利范围第24项之测试装置,其中该复数 个互连的基板包含一探针头。 26.如申请专利范围第25项之测试装置,其中该补充 电流源系配置于该探针头之上。 27.如申请专利范围第15项之测试装置,进一步包含 一参考装置,该参考装置之一功率输入端子电性连 接于该补充电源装置之该输入。 28.如申请专利范围第27项之测试装置,进一步包含 一测试器,电性连接于该探针卡,该测试器建构以 改变一提供至该参考装置之信号且之后改变一提 供至该半导体装置之相似信号。 29.如申请专利范围第15项之测试装置,其中该测试 装置测试复数个半导体装置。 30.如申请专利范围第29项之测试装置,其中该探针 卡提供功率至各该复数个半导体装置之输入端子 。 31.一种半导体装置之测试装置,包含一功率输入端 子及信号端子,该测试装置包含: 探针装置,用于提供功率至该输入端子及提供信号 至该等信号端子之至少之一;以及 补充电流装置,用于提供补充电流至该功率输入端 子以响应该等信号端子之一上之信号中改变所造 成之该功率输入端子所产生的电流中之改变,该补 充电流装置具有一输入及一输出,该输入电性连接 于一对应于该功率输入端子所产生之该电流中改 变的信号,该输出电性连接于该功率输入端子。 32.如申请专利范围第31项之测试装置,进一步包含 电流感测装置,用于感测该功率输入端子所产生之 电流中之改变,该电流感测装置提供一对应信号于 该补充电流装置之该输入。 33.如申请专利范围第31项之测试装置,其中该补充 电流装置包含一放大器。 34.如申请专利范围第31项之测试装置,其中该补充 电流装置之该输出透过一电容器而电性连接于该 功率输入端子。 35.如申请专利范围第31项之测试装置,其中该补充 电流装置系配置于该探针装置之上。 36.如申请专利范围第31项之测试装置,其中该测试 装置测试复数个半导体装置。 37.如申请专利范围第36项之测试装置,其中该探针 装置提供功率至各该复数个半导体装置之输入端 子。 图式简单说明: 第1图系方块图,描绘包含一透过探针卡连接于一 组测试中的积体电路装置(DUTs)之积体电路测试器 的典型习知技术测试系统; 第2及3图系时序图,描绘第1图之习知技术内之信号 行为; 第4图系第1图之习知技术探针卡的简化平面视图; 第5图系一方块图,描绘根据本发明第一实施例之 测试系统,其中实行一用于降低一组DUTs之电源供 应输入中之杂讯的系统; 第6图系时序图,描绘第5图之测试系统内的信号行 为; 第7图系方块图,描绘第5图之测试系统在校准程序 之期间的操作; 第8图系第6图探针卡的简化平面视图; 第9及10图系方块图,描绘实行本发明第二及第三实 施例的测试系统; 第11图系时序图,描绘第10图测试系统内的信号行 为; 第12图系方块图,描绘实行本发明第四实施例之测 试系统; 第13图系时序图,描绘第12图测试系统内的信号行 为; 第14图系方块图,描绘本发明之第五实施例; 第15图系方块图,描绘本发明之第六实施例; 第16图系方块图,描绘本发明之第七实施例; 第17图系时序图,描绘第16图之电路内的信号行为; 第18图系方块图,描绘本发明之第八实施例; 第19图系方块图,描绘本发明之第九实施例; 第20A图描绘一代表性之探针卡; 第20B图描绘另一代表性之探针卡; 第21图系方块图,描绘本发明之第十实施例; 第22图系方块图,描绘第21图之回授控制电路的代 表性实施例; 第23至第25图系方块图,描绘第21图之电流脉波产生 器之选择代表性的实施例;以及 第26图系方块图,描绘本发明之第十一实施例。 |
