发明名称 |
移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 |
摘要 |
本发明公开了一种移位寄存器单元、栅极驱动电路及其驱动方法、显示装置,移位寄存器单元包括输入模块、上拉模块、第一控制模块、第二控制模块、第一复位模块和下拉模块。通过控制移位寄存器单元的下拉控制节点的电位,避免下拉薄膜晶体管的栅极阈值电压产生较大的偏移,有效保证移位寄存器单元的可靠性。 |
申请公布号 |
CN103761937B |
申请公布日期 |
2017.01.11 |
申请号 |
CN201410040299.3 |
申请日期 |
2014.01.27 |
申请人 |
京东方科技集团股份有限公司 |
发明人 |
韩承佑;张元波 |
分类号 |
G09G3/20(2006.01)I;G11C19/28(2006.01)I |
主分类号 |
G09G3/20(2006.01)I |
代理机构 |
北京路浩知识产权代理有限公司 11002 |
代理人 |
李迪 |
主权项 |
一种移位寄存器单元,其特征在于,包括输入模块、上拉模块、第一控制模块、第二控制模块、第一复位模块和下拉模块;所述输入模块,用于根据第一信号端输入的信号控制上拉控制节点的电位;所述上拉模块,用于根据第一时钟信号端输入的信号和所述上拉控制节点电位控制输出端输出第三电平信号;所述第一控制模块,用于根据第三时钟信号端输入的信号和上拉控制节点电位控制下拉控制节点的电位;所述第二控制模块,用于根据所述第一时钟信号端输入的信号控制所述下拉控制节点的电位;所述第一复位模块,用于根据所述下拉控制节点的电位复位所述上拉控制节点的电位;所述下拉模块,用于根据第二信号端输入的信号控制所述输出端输出第一电平信号;其中,所述第一时钟信号端输入的信号与所述第三时钟信号端输入的信号之间具有半个时钟信号周期的时延,所述第一时钟信号端输入的信号与第三时钟信号端输入的信号在一个周期内均具有四分之一的占空比。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |