| 摘要 |
본 기술은 반도체 메모리 장치를 제어하는 컨트롤러 및 그 동작 방법에 관한 것이다. 본 기술의 실시 예에 따른 복수의 페이지들로 구성된 메모리 셀 어레이를 포함하는 반도체 메모리 장치의 컨트롤러는, 호스트로부터 수신한 데이터를 저장할 논리 주소를 상기 복수의 페이지 중 어느 하나를 가리키는 물리 주소로 변환하고, 상기 물리 주소 및 기 저장된 패리티 관련 정보를 기초로 패리티 비트를 생성하기 위한 동작 모드를 결정하는 메모리 제어부 및 상기 동작 모드에 따라 상기 데이터의 패리티 비트들을 생성하는 오류 정정 코드 회로를 포함한다. |
