发明名称 | 双生存储器单元互连结构 | ||
摘要 | 本发明涉及双生存储器单元互连结构。一种非易失性存储器(MEM1)包括存储器单元(C1,j)的行和列,存储器单元的列包括成对的双生存储器单元(C1,j、C2,j1),双生存储器单元包括共用的选择栅极(CSG1,2)。根据本发明,存储器单元的每列设置有两个位线(B1,j、B2,j+1)。相同列的相邻的双生存储器单元没有连接到相同的位线,而相同列的非双生存储器单元连接到相同的位线。 | ||
申请公布号 | CN106158036A | 申请公布日期 | 2016.11.23 |
申请号 | CN201510846047.4 | 申请日期 | 2015.11.26 |
申请人 | 意法半导体(鲁塞)公司 | 发明人 | F·拉罗萨;S·尼埃尔;A·雷尼耶 |
分类号 | G11C16/24(2006.01)I | 主分类号 | G11C16/24(2006.01)I |
代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华 |
主权项 | 一种在半导体衬底(PW)上的非易失性存储器(DV、MEM1),包括存储器单元(C1,j、C1,j+1)的行和列,存储器单元的所述列包括成对的双生存储器单元(C1,j、C2,j;C1,j+1、C2,j+1),每个双生存储器单元包括浮置栅极晶体管(T1,j、T2,j、T1,j+1、T2,j+1)和选择晶体管(ST),所述选择晶体管包括与双生存储器单元的所述选择晶体管共用的选择栅极(CSG1,2),‑位线(B1,j),每个位线(B1,j)连接到相同列的存储器单元的浮置栅极晶体管的导电端子,‑栅极控制线(CGL1),横向于所述位线,连接到相同行的浮置栅极晶体管的控制栅极(CG1),其特征在于,存储器单元的每列包括两个位线(B1,j、B2,j),并且相同列的两个相邻的双生存储器单元(C1,j、C2,j)没有连接到相同的位线,而相同列的两个相邻的非双生存储器单元(C2,j、C3,j)连接到相同的位线。 | ||
地址 | 法国鲁塞 |