集成电路的测试装置

摘要

本发明提供一种集成电路的测试装置，包括：主控模块，用于运行嵌入式操作系统与测试程序，并发送控制命令；至少一个，与所述主控模块及待测集成电路子板相连的，用于依据所述控制命令获取所述待测集成电路子板的测试数据，并将所述测试数据回传至和所述主控模块的从属FPGA。本装置将待测集成电路子板与从属FPGA相连，从属FPGA与主控模块通过高速接口相连，从属FPGA的引脚除去时钟引脚与电源引脚外，有大量可配置用户引脚，用于与待测集成电路子板相连，避免了主控FPGA直接连接集成电路子板方式，导致提供至用户的接口数量有限，而无法对引脚数量较多的集成电路子板进行测试的问题。

主权项

一种集成电路的测试装置，其特征在于，包括：主控模块，用于运行嵌入式操作系统与测试程序，并发送控制命令；至少一个，与所述主控模块及待测集成电路子板相连的，用于依据所述控制命令获取所述待测集成电路子板的测试数据，并将所述测试数据回传至所述主控模块的从属FPGA；其中，所述主控模块对所述测试数据进行判断，从而完成对所述待测集成电路子板的测试过程；其中，所述主控模块包括：主控FPGA，用于发送所述控制命令，接收所述测试数据；与所述主控FPGA相连的，用于向所述主控FPGA和所述从属FPGA提供配置文件的存储单元；与所述主控FPGA相连的，用于向所述待测集成电路子板供电的子板电源；其中，采用配置模块为所述主控FPGA和所述从属FPGA提供配置文件；其中，所述配置模块包括：控制配置单元和所述存储单元，所述控制配置单元一端通过微处理器接口与所述主控FPGA相连，一端与所述配置模块的存储单元相连，所述主控FPGA和所述从属FPGA采用菊花链式方式相连。